Oscillateurs Sigma Delta

Deux architectures pour les oscillateurs suréchantillonnées sont proposées. La première utilise un modulateur sigma delta passe bas d’ordre 4 pour générer des signaux dans la bande audio (0-20 kHz). La deuxième utilise un modulateur sigma delta passe bande d’ordre 8 pour générer des signaux de quelques MHz pour tester les CANs à application vidéo.

L’étude menée dans la chapitre II montre que pour les modulateurs passe bas d’ordre 4 et le modulateur passe bande d’ordre 8 on s’attend à avoir un SNR de 120 dB pour un OSR de 64. C’est pourquoi une arithmétique de 32 bits est utilisée pour la réalisation des modulateur. En effet, pour 120 dB on doit avoir une précision de 10-6 ce qui correspond à 20 bits (2-20≈10^-6). Notre choix s’est porté sur des bus de données de 32 bits.

III.1.1. Modulateur passe bas

Dans la figure IV. 2 est présenté le schéma du modulateur Σ∆ passe bas. Les éléments de base qui le constitue sont :

• Les regitres à retards (z-1), • Les registre à décalages (2-N), • Les additionneurs et soustracteurs,

• L’opération de complémentation pour inverser le signe.

L’opération de quantification se fait simplement en lisant la valeur numérique (0 ou 1) du bit de signe du bus des données.

Chapitre IV : Réalisation et validation

102

Figure IV. 2: Architecture du modulateur Σ∆ de quatrième ordre sous SPW.

Comme le montre la figure IV. 2, pour reconstituer le signal de la boucle de retour il suffit d’utiliser un inverseur et un bus de données sur 32 bits. En effet,

• Si bitsteam=’’0’’ alors sig_retour =’’10000000…000000’’=-1 • Si bitstream=’’1’’ alors sig_retour=’0111111…111111’’=+1

Ce qui permet d’effectuer en plus l’opération de complémentation. Le modulateur a été simulé sur 65536 pts et les spectres de la sortie sont montrés à travers les figures IV. 3 et IV.4.

Figure IV. 3 : Allure du Spectre du signal à la sortie du modulateur Σ∆ passe bas sous

SPW.

Figure IV. 4 : Allure du spectre dans la bande utile sous SPW.

On voit bien que le plancher de bruit est de 120 dB dans la bande utile. Comme prévu, les deux zéros dans la bande audio apparaissent aux fréquences normalisées 0.0025 et 0.0075. Dans le tableau IV. 1 on résume l’ensemble des ressources nécessaires pour la réalisation du modulateur.

Chapitre IV : Réalisation et validation

103

Eléments Nombre Arithmétique

Registre à décalage (z-1) 4 32 bits

Registre à retard (2-N) 8 32 bits

Additionneurs 8 32 bits

Soustracteurs 4 32 bits

Inverseur 1 1 bit

Complémentation 3 32 bits

Tableau IV. 1: Complexité du modulateur Σ∆ passe bas.

III.1.2. Oscillateur passe bas

Une fois que le fonctionnement du modulateur est validé, nous avons réalisé l’oscillateur. Comme le montre la figure IV. 5, Il est constitué de :

• Un modulateur sigma delta passe bas, • Deux intégrateurs,

• Un multiplexeur, • Deux constantes.

Afin de relaxer les contraintes sur le codage de la constante k0 sur une arithmétique à bit fini, nous avons opter pour une structure qui fait intervenir un décalage après le premier intégrateur. Le tableau IV. 2 résume la configuration choisie.

Figure IV. 5 : Architecture de l’oscillateur Σ∆ de quatrième ordre sous SPW.

Fs décalage C R1 R2 F0 arithmétique

2.5 MHz 2^-6 0.0066879675279 0.2 0 4 KHz 32 bits Tableau IV. 2 : Paramètres utilisés pour la simulation sous SPW.

L’oscillateur Sigma Delta est simulé sur 262144 pts et les spectres de sorties sont montrés à travers les figures IV. 6 et IV. 7. Dans le tableau IV. 3 on résume l’ensemble des ressources nécessaires pour la réalisation de l’oscillateur.

Chapitre IV : Réalisation et validation

104

Figure IV. 6 : Allure du Spectre du signal à la sortie de l’oscillateur Σ∆ passe bas sous

SPW

Figure IV. 7 : Allure du spectre dans la bande utile sous SPW.

Eléments Nombre Arithmétique

Registre à décalage (z-1) 6 32 bits

Registre à retard (2-N) 9 32 bits

additionneurs 10 32 bits

soustracteurs 4 32 bits

Inverseur 1bit 1 1 bit

complémentation 3 32 bits

Multiplexeur 1 32 bits

Constante 2 32 bits

Tableau IV. 3 : Complexité de l’oscillateur Σ∆ passe bas.

III.1.3. Modulateur passe bande

La figure IV. 8 représente le schéma du modulateur Σ∆ passe bande. Il posséde les même éléments de base que le modulateurs Σ∆ passe bas mais on a remplace z-1 par –z-2.

Chapitre IV : Réalisation et validation

105

Dans le tableau V. 4 on résume l’ensemble des ressources nécessaires pour la réalisation du modulateur. Les figures IV. 9 et V. 10 représentent les spectres du modulateur pour une entrée à Fh/4. Comme pour le modulateur passe bas, on notera la présence des zéros au tour de la fréquence centrale.

Eléments Nombre Arithmétique

Registre à décalage (z-1) 8 32 bits

Registre à retard (2-N) 8 32 bits

additionneurs 8 32 bits

soustracteurs 4 32 bits

Inverseur 1bit 1 1 bit

complémentation 3 32 bits

Tableau IV. 4 : Complexité du modulateur Σ∆ passe bande.

Figure IV. 9 : Allure du Spectre du signal à la sortie du modulateur Σ∆ passe bande

sous SPW.

Figure IV. 10 : Allure du spectre dans la bande utile sous SPW.

III.1.4. Oscillateur passe bande

L’oscillateur est réalisé en utilisant le modulateur sigma delta, deux registre à retard, un soustracteur, un multiplexeur et deux constante, comme le montre la figure IV. 11.

Chapitre IV : Réalisation et validation

106

Cette structure a été définie pour qu’elle fournisse un signal au quart de la fréquence d’échantillonnage, la constante k_f permet de faire un réglage fin autour de cette fréquence centrale (Fh/4). Dans le tableau V. 5 on résume l’ensemble des ressources nécessaires pour la réalisation de l’oscillateur. Cet oscillateur a été simuler sous SPW sur 262144 pt, les figures V.12 et V.13 représente les spectres trouvés.

Figure IV. 12 : Allure du Spectre du signal à la sortie de l’oscillateur Σ∆ passe bande

sous SPW.

Figure IV. 13 : Allure du spectre dans la bande utile sous SPW.

Eléments Nombre Arithmétique

Registre à décalage (z-1) 6 32 bits

Registre à retard (2-N) 9 32 bits

additionneurs 10 32 bits

soustracteurs 4 32 bits

Inverseur 1bit 1 1 bit

complémentation 3 32 bits

Multiplexeur 1 32 bits

Constante 2 32 bits

Tableau IV. 5 : Complexité de l’oscillateur Σ∆ passe bande.

III.2. Unités d’analyses de paramètres

Deux architectures pour l’extraction des paramètres sont proposées. La première utilise un filtre coupe bande accordé sur le signal d’entrée pour séparer la composante spectrale du fondamental du reste du bruit. Cette architecture permet d’estimer le SINAD. La deuxième consiste en un banc de filtre accordé sur les composantes harmoniques du signal d’entrée pour séparer chaque composante spectrale du bruit. Cette architecture permet d’estimer le SNR et le THD.

Lors de la phase de test nous utilisons les données issues du CAN THS1060 de Texas Instrument. C’est un convertisseur 10 bits, c’est pourquoi nous avons choisi des bus de données pour les unités d’analyse de 16 bits.

Chapitre IV : Réalisation et validation

107

III.2.1. Filtre coupe bande

Le filtre coupe bande est constitué d’un résonateur de type LDI. Il présente deux sorties : la première pour délivrer le fondamental et la deuxième pour le bruit.