1.2. Vers une solution réaliste : l’intégration 3D
1.2.5. Options d’intégration
1.2.5.8. Mode de réalisation des TSV
Au-delà du choix initial de travailler selon l’approche Via First ou Via Last, la constitution physique des TSV peut être généralisée à un ensemble de quatre étapes génériques :
1°) Gravure du TSV dans le silicium ; 2°) Isolation des flancs du TSV ; 3°) Dépôt du matériau barrière ;
4°) Remplissage du TSV par un matériau conducteur.
On se propose ici de décrire succinctement ces différentes étapes en stipulant pour chacune d’elles les enjeux technologiques, ainsi que quelques exemples de procédés largement utilisés. Gravure du TSV dans le silicium.
La gravure silicium a connu une rupture technologique cruciale pour le développement des technologies 3D dans le milieu des années 90. A cette période, Bosch a inventé un procédé de gravure plasma, plus connu sous l’acronyme DRIE22, qui permit de graver le silicium de manière verticale et profonde [Laermer96a, Laermer96b]. La DRIE, communément appelée Procédé Bosch, consiste en une série répétée de réaction de gravure anisotrope du silicium par SF6, suivie d’une passivation par C4F8 qui génère un dépôt CF2. La Figure 1.35 (gauche) illustre le procédé de base. Le procédé Bosch présente une sélectivité élevée ainsi qu’une gravure particulièrement verticale. Quelques exemples de gravures profondes sont montrés à la Figure 1.35 (droite) avec les défauts dus à l’utilisation du procédé de base. Des améliorations techniques ont permis d’optimiser le profil de gravure pour éviter la présence de tels défauts [Tezcan06, Hopkins01].
Figure 1.35. Principe simplifié du procédé de gravure silicium DRIE (gauche). Images MEB de TSV créés par DRIE avec exemples de défauts de gravure : scalloping, undercut et mouse bites (droite) [Garrou08v1].
Isolation des flancs du TSV.
Après avoir réalisé la gravure profonde du silicium, qui constitue en quelque sorte le squelette du TSV, il est impératif de procéder à l’isolation électrique entre le matériau conducteur et le silicium, et éviter ainsi tout risque de court-circuit. L’isolation est réalisée par dépôt conforme (autant que faire se peut) d’un diélectrique, généralement un silicium organique type TEOS (tetraethylorthosilicate ou tetraethoxysilane, Si(OC2H5)4) donnant un oxyde de silicium SiO2 après dépôt. Dans la plupart des cas, le dépôt est réalisé par SACVD23, si la température l’autorise (400°C), ou PECVD24 si le budget thermique est inférieur (à noter que pour le PECVD, plus la température est basse, moins le dépôt est conforme). Une étude a montré la bonne conformité du dépôt par SACVD à 400°C avec un niveau de contraintes résiduelles peu élevé [Chang04]. Il est à noter que certains laboratoires, comme l’IMEC, développent également des dépôts isolants à base de polymère (parylène N) déposé par CVD25 [Soussan08].
Dépôt du matériau barrière.
La diffusion atomique par substitution est un phénomène physique bien connu en microélectronique : les atomes de métal ont la particularité de se déplacer dans un autre matériau en échangeant leur place respective dans la structure cristallographique. [Ohring98]. Ce phénomène physique est activé par température. Dans le cas du silicium, la diffusion du cuivre est facilitée, ce qui peut amener une certaine quantité de cuivre dans le silicium, lui faisant ainsi perdre ses propriétés semi-conductrices. Les TSV n’échappent pas à la règle et doivent donc se prémunir de ce phénomène destructeur. Pour empêcher toute diffusion du cuivre des TSV dans le silicium, on emploie un matériau dit barrière, dont la fonction est littéralement de bloquer les atomes de cuivre. Les matériaux couramment utilisés sont en général des nitrures, comme le nitrure de titane (TiN), le nitrure de tantale (TaN) ou le nitrure de tungstène (WN) [Holloway90, Tsang07]. Ils sont déposés dans la plupart des cas par PVD26 ou par CVD [Hayashi03]. Il a été démontré, dans le cadre du TSV, que le dépôt isolant SiO2 améliore significativement l’intégrité de la barrière. Les deux couches de matériaux sont donc complémentaires [ZhangS05].
En parallèle au dépôt de la barrière à la diffusion du cuivre, une couche d’accroche, communément appelée seed layer, est déposée par PVD. Sa fonction première est d’initier le dépôt électrolytique du cuivre (voir ci-après) pour le remplissage du TSV. Cette couche est rendue nécessaire par la forte résistivité des matériaux barrières qui induit une importante chute ohmique lors de l’électrolyse et ne permet pas un dépôt uniforme du cuivre sur la surface de la plaque de silicium.
23 SACVD : Sub-Atmospheric pressure Chemical Vapor Deposition (dépôt chimique en phase gazeuse à pression sous-atmosphérique).
24 PECVD : Plasma-Enhanced Chemical Vapor Deposition (dépôt chimique en phase gazeuse assisté par plasma).
25 CVD : Chemical Vapor Deposition. Cette dénomination générique regroupe l’ensemble des dépôts chimiques en phase gazeuse.
26 PVD : Physical Vapor Deposition (dépôt physique en phase gazeuse). Il s’agit là aussi d’une dénomination générique qui regroupe tous les types de procédés de dépôts physiques.
Remplissage du TSV par un matériau conducteur.
Si les TSV sont réalisés selon un procédé Via First, les matériaux conducteurs utilisés doivent être compatibles avec les étapes du FEOL, ce qui implique que l’ensemble des matériaux utilisés pour le BEOL sont proscrits. Dans ce cas précis, on utilisera préférentiellement du tungstène (W) pour le mid-process ou du poly-silicium dopé (poly-Si) pour le pre-process [Tsang07].
Si un procédé Via Last est choisi, les matériaux typés BEOL et leurs procédés de dépôt associés seront préférés. Ainsi le cuivre est largement utilisé. Il est déposé par voie électrochimique sur une couche d’accroche PVD ou CVD qui permet d’établir le contact électrique. Selon la taille du TSV, le dépôt électrochimique sera soit poussé jusqu’à son terme, de telle manière à remplir complètement le trou, soit arrêté dès que le dépôt métallique a recouvert les flancs et le fond du TSV. En effet, ce type de dépôt est fortement dépendant du temps, ce qui signifie qu’un trou de dimension importante (typiquement les TSV moyenne densité) demandera un temps de dépôt prohibitif comparé à un trou de petite taille (les TSV haute densité). De plus, la quantité de cuivre introduite dans un TSV de grande dimension entraîne une augmentation importante des contraintes thermomécaniques lors des étapes suivantes d’intégration et le risque éventuel de rupture de l’intégrité du dispositif.
De nombreuses études ont montré que les paramètres du dépôt électrochimique sont de première importance pour générer un remplissage sans défauts (pas de présence de trous – voids, remplissage continu jusqu’au fond, etc.) [Kim06]. De plus, la géométrie du TSV, tout comme les matériaux utilisés pour la couche barrière, influencent fortement l’intégrité du remplissage final [Kim06, Wolf08].
Figure 1.36. Intégrité des TSV (carré gris) selon leur profondeur et leur diamètre avec le procédé Semitool (gauche). Quelques exemples de remplissage complet pour différents couples (diamètre, profondeur) (droite) [Kim06].
Les sections précédentes ont permis de statuer sur les différents niveaux d’intégration 3D, les applications associées, ainsi que les principaux choix technologiques à définir selon l’architecture sélectionnée.
Néanmoins, avant de penser à une production de masse (et tous les tests de fiabilité associés avant la mise en vente d’un produit), il est primordial de statuer sur la compatibilité des technologies d’intégration 3D avec tous types de composants. Le sous chapitre suivant va donc permettre de comprendre quels sont les enjeux technologiques mis en œuvre par les architectures 3D sur l’intégrité des technologies CMOS actuelles.