Modélisation des effets de pièges

Ce manuscrit met en avant l’importance de la prise en considération des effets de pièges pour comprendre les résultats de mesure. Il est donc essentiel de pouvoir les modéliser et les intégrer au modèle électrique du transistor.

Le modèle GAMM apporte une modélisation possible des effets de pièges au travers de deux circuits introduisant des phénomènes transitoires, reproduisant les effets de gate-lag et les effets de drain-lag. Dans les premières versions du modèle GAMM, ces circuits étaient

commandés par la tension de grille VGS afin de moduler le courant IDS, mais une modification

de ce principe a été rapportée dans une publication du III-V Lab en 2013 [56]. Une représentation schématisée du circuit de drain-lag de cette nouvelle version est présentée Figure III.20.

Figure III.20 : Synoptique d'un sous-circuit non-linéaire modélisant les effets de drain-lag dus à un piège

Cette modélisation permet, lorsque la tension VDS augmente de reproduire l’effet de capture d’un piège puisque la diode se met à conduire le courant qui charge la capacité C en passant par la résistance Rcapture. La constante de temps de capture est alors déterminée par le produit Rcapture x C, à condition que Rcapture soit bien plus faible que Remission. De même, l’effet d’émission du piège est reproduit lorsque la tension VDS diminue et que la diode se bloque. La constante de temps d’émission est alors donnée par le produit Remission x C.

Cette modification améliore la modélisation des transitoires de courants pendant l’application d’impulsions RF, en ajoutant la contribution des modèles d’effets de pièges sur la

commande de la tension VP ainsi que sur le niveau du courant IDSS:

XÅ1 = XÅ0 − eÆ ∙ eÆ (3.6)

XÅ = XÅ1 + e“$ ?(−X ∙ (1 − X€C?L), 10;‘, 0) + ∙ X (3.7)

V _G = V ∙ (^XÅ1_XÅ0) (3.8)

V = V _G∙ €ℎÇÅ(X€¾C + ∙ X€¾C ) ∙ X_{¿ )} (3.9)

Avec KPvar, un facteur d’amplitude des effets de pièges et Pvar, la tension modélisant la contribution des effets de gate-lag et de drain-lag. Les variables Vdneg, A et VGSn, ainsi que les autres équations associées au modèle peuvent être retrouvées en [10] mais sont également redonnées en annexe A.3 puisqu’elles ont subi de légères modifications depuis.

Cette modification décorrèle mieux l’action du drain-lag sur la tension VGD et prend

également mieux en compte les effets de pièges détectés à basse fréquence, que nous avons détaillés au chapitre II.

Nous ne détaillerons pas ici le fonctionnement de cette modélisation mais nous présenterons une modification possible du modèle afin d’être en accord avec la modélisation d’un piège par un circuit RC comme expliqué au chapitre II.

En effet, dans le modèle initial, l’émission et la capture d’un piège étaient bien modélisées chacune par un circuit RC mais également par un facteur k contrôlant l’amplitude de l’effet de chaque piège [10]. Or, d’après l’étude de la détection de pièges par des mesures de paramètres [S] basses fréquences, rapportée au chapitre II, l’amplitude des lobes observés sur la réponse de la partie imaginaire du paramètre Y22 doit correspondre à gn/2 (gn étant l’inverse de la résistance du réseau RC modélisant le piège, cf équation (2.7)). Ceci n’est plus le cas ici puisque le facteur k rentre en compte.

Les mesures de paramètres [S] basses-fréquences effectuées sur notre composant et présentées Figure III.21 révèlent nettement la présence d’un piège. Mais une modélisation de cette mesure par l’ajout d’un seul circuit RC serait insuffisante. En effet, en analysant plus

finement la mesure de la partie imaginaire du paramètre Y22, celle-ci révèle un lobe bien marqué mais large ainsi qu’un plateau en fin de bande de fréquence.

Figure III.21 : Superposition de la mesure de la partie imaginaire du paramètre Y22 a) ainsi que de la partie réelle du paramètre Y22 b) avec la simulation issue du modèle comprenant le

réseau de circuits RC décrit figure III.21, pour le composant TS567_6x50D2S1G15.

Afin de modéliser correctement ces mesures de paramètres [S] basse fréquence réalisées sur notre transistor, plusieurs réseaux RC doivent être mis en parallèle (comme l’illustre la Figure III.22), faisant apparaître plusieurs constantes de temps. Aussi, pour reproduire cette allure particulière, nous démontrons qu’il faut au minimum ajouter sept circuits RC : 4 pour modéliser le large lobe compris entre 10Hz et 10KHz et 3 pour modéliser le plateau visible après 10KHz. En effet, comme expliqué au chapitre II, des lobes trop proches en fréquence se mélangent et déforment alors la perception d’un lobe unique avec une amplitude et une largeur non conformes. Nous nous servons de ce principe pour reconstituer le large lobe détecté en mesure. Il en va de même pour le plateau observé en fin de bande de fréquence : après le large lobe, les

valeurs de la courbe de la partie imaginaire du paramètre Y22 devraient diminuer pour approcher

zéro. Or celles-ci se stabilisent autour de 6x10^-5 Ω. Ceci implique que d’autres pièges ou un

Figure III.22 : Réseau de circuits RC modélisant diverses constantes de temps associées à des phénomènes de piégeage.

Les paramètres de ce réseau de circuits RC sont donnés dans le Tableau III.5 ci-dessous : Tableau III.5 : Valeurs des paramètres associés aux éléments du réseau RC reproduisant les effets de pièges mesurés en basses-fréquences sur le composant TS567_6x50D2S1G15

Paramètres des circuits RC

R1 (Ω) R2 (Ω) R3 (Ω) R4 (Ω) R5 (Ω) R6 (Ω) R7 (Ω)

11000 7900 4800 7300 17400 12400 9800

C1 (F) C2 (F) C3 (F) C4 (F) C5 (F) C6 (F) C7 (F)

2,25x10^-7 1,3x10^-7 5,5x10^-8 7x10^-9 4,5x10^-10 4,5x10^-10 2,6x10^-11

Ainsi que le montre la Figure III.21, les courbes de simulations ne sont pas conformes à la mesure en fin de bande de fréquence mesurée. Ce résultat est volontaire afin de mettre en avant le fait que plusieurs constantes de temps étaient nécessaires pour modéliser les courbes obtenues en mesure. En effet, pour maintenir un niveau constant et obtenir le « plateau » visible après 10KHz, un nombre important de constantes est nécessaire. En ne mettant que 3 constantes de

temps pour modéliser ce plateau, il apparaît nettement que les valeurs de ImagY22 diminuent et

tendent vers zéro juste après le dernier lobe à 700KHz modélisé par le septième circuit RC. Le problème de cette modélisation est qu’elle n’est valable que pour une simulation petit-signal à un point de polarisation précis. En effet, en basse fréquence, la conductance

drain-source GDS est égale à sa valeur en continu, mais en haute fréquence, elle est égale à sa valeur

en continu plus une partie variable [74].

R _ȸ = R + ∆R (3.10)

Or, en utilisant un simple réseau composé de branches RC, cette partie variable ΔGDS

de la conductance drain-source en haute fréquence se retrouve justement constante quelle que soit la polarisation.

De plus, la connexion directe du réseau RC entre le drain et la source créé une source de courant qui s’additionne à la source de courant non-linéaire. Or cette source de courant n’est valide que pour reproduire la conductance de sortie à un point de mesure. En l’additionnant à la source de courant, le réseau I-V entier se retrouve modifié et des incohérences apparaissent

aux autres points de polarisations, comme l’apparition d’un courant IDS négatif. L’ajout d’une

source de courant apportée par les effets de pièges ne reflète également pas le comportement physique du composant, pour lequel une seule source de courant existe. Les effets de piégeage et dépiégeage modifient le courant de cette source mais ne créent pas un nouveau courant.

Afin de modéliser correctement les effets de pièges, il devient nécessaire d’utiliser les modèles de drain-lag et de gate-lag du modèle GAMM. En effet, avec ces modèles, les réseaux R-C permettant l’ajout de constantes de temps modélisant les effets de pièges ne sont pas directement connectés en parallèle de la source de courant non-linéaire. Leur contribution est ajoutée dans les équations même de la source de courant, en l’occurrence au niveau de la définition de la tension de pincement Vp. Dès lors, on peut tout de même retrouver des valeurs de paramètres du modèle GAMM permettant d’ajuster les courbes de simulation basse fréquence avec les mesures, mais ce seront des paramètres d’ajustage, sans réelle valeur physique.

La mesure de gate-lag et de drain-lag déjà présentée au paragraphe II.1 du chapitre II est redonnée Figure III.23 :

Figure III.23 : Evaluation des effets de lag induits par des phénomènes de piégeage, obtenue par des mesures I-V en impulsions avec trois points de polarisation de repos différents, pour

une largeur de pulse de 850ns et une période de 10µs, sur le transistor

TS567_6x50D2S1G15. Les mesures sont effectuées pour une tension VGS comprise entre -4,5V et 2V par pas de 0,5V.

La forme très particulière et très accentuée des courbes de gate-lag et de drain-lag obtenues en mesure est difficilement modélisable avec les modèles de pièges actuels. Le problème vient notamment du fait que le composant mesuré n’était pas issu d’un process qualifié et présentait donc des défauts de robustesse. Les mesures en impulsions ont dégradé l’état initial du transistor rendant sa modélisation difficile par les modèles conventionnels. Les Figure III.24 et Figure III.25 présentent le meilleur accord possible entre la modélisation et les mesures de lag avec le modèle de piège GAMM.

Ces comparaisons modèle/mesures montrent bien que, même si l’amplitude du courant

IDS pour des mesures de gate-lag et de drain-lag peut globalement être retrouvée, la forme des

courbes ne correspond pas. Ces différences s’expliquent par le fait que les performances du composant se dégradaient pendant la mesure, ce qui a fait apparaître des résultats ne reflétant pas un comportement trivial de transistor HEMT en GaN.

On notera également la présence de l’effet « Kink » sur les courbes de mesure de gate-lag, identifié par le cercle en pointillés rouge sur la Figure III.24. Visuellement, cet effet est

perçu comme une brusque remontée du courant IDS, mais c’est en réalité un affaissement du

courant dans cette zone, engendré par des phénomènes de capture [75], [76].

Figure III.24 : Comparaison des réseaux I-V de sortie du transistor TS567_6x50D2S1G15 obtenus via les simulations du modèle GAMM et les mesures en impulsion, pour une polarisation de repos (VGS = -5V ; VDS = 0V), illustrant les effets de gate-lag. Le cercle rouge

Figure III.25 : Comparaison des réseaux I-V de sortie du transistor TS567_6x50D2S1G15 obtenus via les simulations du modèle GAMM et les mesures en impulsion, pour une

polarisation de repos (VGS = -5V ; VDS = 20V), illustrant les effets de drain-lag.

Les modèles de pièges implémentés ne pouvant prendre en compte des effets aussi particuliers, il devient difficile d’obtenir une modélisation fidèle aux mesures.

D’autre part, en augmentant la valeur du paramètre d’amplitude de drain-lag, pour forcer

l’amplitude des courbes du courant IDS simulé à correspondre à celle de la mesure de drain-lag,

la contribution des pièges dans le modèle devient trop importante vis-à-vis des résultats de

mesure du paramètre Y22 en basse fréquence, ainsi que des résultats de mesure load-pull, que

nous abordons au prochain paragraphe. Or, nous prendrons les mesures load-pull comme référence pour élaborer le modèle final.

Il sera donc quasiment impossible de reproduire fidèlement par modèle le comportement obtenu avec les différentes mesures effectuées sur un tel composant. Nous conservons tout de même les modèles de gate-lag et de drain-lag afin de pouvoir ajuster les performances simulées du modèle global aux mesures grand-signal présentées au prochain paragraphe.

IV Validation du modèle en régime de forte puissance RF

Pour nos applications d’amplification de puissance, une modélisation conforme avec des mesures en fort signal comme des mesures load-pull est nécessaire. Cette mesure est essentielle pour déterminer les zones d’impédances optimales de charge à la fréquence fondamentale et aux fréquences harmoniques [77], [78].

Pour ces travaux de thèse, nous visions initialement une utilisation du transistor pour la conception d’un amplificateur fonctionnant autour de 30GHz. Or, pour des raisons de disponibilité de bancs de mesures, nous avons effectué dans un premier temps des mesures load-pull à 18GHz dans le cadre d’un projet avec la société AMCAD Engineering. Le modèle a donc été élaboré pour être conforme avec ces mesures, puis des résultats à 30GHz ont été extrapolés par simulation. Une comparaison des résultats issus de ces simulations à 30GHz avec des mesures load-pull à 30GHz a par la suite été rendue possible grâce à des mesures réalisées par l’entreprise MC2 technologies.

Durant nos étapes de caractérisation, nous avons été confrontés à des défauts de jeunesse de ces composants en phase de développement. Nous avons pu constater une faible robustesse

à la tenue en tension VDS des composants ainsi que leur difficulté à assurer un pincement

efficace pour des tensions VDS supérieures à 10V. Ceci a fortement compliqué la cohérence

globale entre toutes les mesures (I-V pulsés, paramètres [S] et load-pull). Cependant, puisque l’utilisation future de ces transistors concernera une application de puissance, nous avons préféré valider le modèle sur des résultats de mesure load-pull, quitte à dégrader la conformité du modèle avec les autres mesures de références présentées dans les paragraphes précédents.