Impact du stress DC sur les phénomènes de piégeage

La fiabilité des composants est un des points critiques et plusieurs méthodes existent pour accélérer le vieillissement des composants afin de prévoir leur temps moyen de bon fonctionnement autrement dénommé MTTF pour Mean Time To Failure. Mais il est tout aussi intéressant d’essayer de connaître les causes de ces détériorations.

Pour cela il convient de se rapprocher de la physique du composant et l’étude des comportements de piégeage peut se révéler être un bon indicateur.

Nous proposons donc d’utiliser la méthode de détection des pièges développée précédemment comme témoin de la dégradation des composants.

Pour cela nous présenterons ci-dessous des mesures comparatives entre des composants « vierges » et les mêmes composants dégradés par stress DC. Les mesures qui suivent concernent des transistors issus du wafer AEC1893 déjà présenté plus haut. Cependant, il s’agit cette fois de composants de développement de grille de 2x250µm avec une longueur de grille Lg de 0,15µm.

La procédure de stress DC consiste à polariser le transistor dans une gamme typique d’application mais pendant des temps très longs, de plusieurs heures et sous des températures

élevées. Pour ces mesures, le courant choisi est de 165mA correspondant à IDS = IDSS/2 (soit un

courant de 330mA/mm), tandis que la tension de drain appliquée VDS est égale à 25V qui

correspond à un fonctionnement en classe A. Nous exposerons deux cas distincts ici :

- Cas 1 : fonctionnement continu pendant t = 4225h, sous une température ambiante Ta = 225°C

- Cas 2 : fonctionnement continu pendant t = 4000h ; sous une température ambiante Ta

= 330°C

La différence majeure entre les deux cas est donc que les transistors soumis au cas 1 ont été exposés à une température inférieure à ceux soumis au cas 2.

Pour quantifier de manière classique l’impact de ce vieillissement sur les composants, des mesures I-V ont été réalisées périodiquement pendant le vieillissement, pour surveiller

l’évolution du courant de drain IDS (Figure II.22).

Figure II.22 : Mesures de reprises I-V sur des composants de développement 2x50µm et de longueur de grille Lg=0.15µm issu du wafer AEC1893, vieillis par stress DC. a) Cas 1 : t =

4225h ; Ta = 225°C. b) Cas 2 : t = 400h ; Ta = 330°C.

Ces mesures de reprises I-V montrent que les heures de stress DC vieillissent le composant

puisque le courant IDS ne cesse de diminuer au fil du temps et que la tension de pincement Vp

augmente également. Sur la Figure II.22 b), on voit d’ailleurs un net décrochage entre la première courbe à t = 0h et la seconde après seulement 2 heures de stress et au total, entre la

première mesure et la dernière après 4000 heures de stress, le courant IDS aura chuté de 15%.

Ces courbes témoignent donc d’une dégradation du fonctionnement DC du transistor. Nous pouvons désormais nous intéresser aux effets de ces deux cas de stress sur les mesures basses fréquences présentées dans ce chapitre.

La Figure II.23 montre des mesures de partie imaginaire du paramètre Y22, à différentes

températures (35°C, 60°C, 85°C et 135°C) sous une polarisation de VDS = 20 V, IDS = 100

-4.0 -3.5 -3.0 -2.5 -2.0 -1.5 -1.0 -0.5 0.0 0.00 0.05 0.10 0.15 0.20 0.25 0.30 0.35 I D S ( A ) Vgs (V) 0 h 2 h 25 h 169 h 379 h 1879 h 4225 h Cas 1 : Stress DC @ V DS = 25 V ; T a = 225°C (mesure à V DS = 8 V) a) -4.0 -3.5 -3.0 -2.5 -2.0 -1.5 -1.0 -0.5 0.0 0.00 0.05 0.10 0.15 0.20 0.25 0.30 0.35 I D S ( A ) Vgs (V) 0 h 2 h 25 h 169 h 379 h 1879 h 4000 h Cas 2 : Stress DC @ V DS = 25 V ; T a = 330°C (mesure à V DS = 8 V) b) Décalage avec les heures

de stress augmentant

mA/mm, pour 3 composants de développement 2x50µm et de longueur de grille Lg=0,15µm issus du wafer AEC1893. Les courbes vertes, identifiées par des carrés, représentent la mesure d’un composant non-stressé. Il s’agit du même transistor que pour la Figure II.13 a). Les courbes en bleu repérées par des points sont issues d’un composant ayant été stressé dans le cas

1, c’est-à-dire après un stress DC à VDS = 25V, IDS = 165mA, pour une température ambiante

Ta = 225°C et pendant un temps égal à 4225 heures. Les courbes en rouge repérées par des

triangles proviennent d’un composant mesuré après un stress DC de type cas 2 : pour une même

polarisation que le cas 1 mais sous une température de stress plus élevée (Ta = 330°C) et une

durée de stress légèrement plus courte (t = 4000 heures).

Figure II.23 : Comparaisons de mesures de la partie imaginaire du paramètre Y22 sur des composants de développement 2x50µm et de longueur de grille Lg=0.15µm issu du wafer

AEC1893, non stressés et stressés en DC. Les traits pointillés montrent le décalage en fréquence pour le lobe détecté à Ta = 85°C en fonction du niveau de stress.

La température de stress influence nettement le comportement des pièges : plus la température de stress est forte plus les amplitudes des lobes s’affaissent et se décalent vers des

fréquences plus basses. Pour une mesure à Ta = 135°C, on observe une diminution de 20% du

maximum du lobe entre la mesure vierge et celle du Cas 1 et jusqu’à 44% de diminution d’amplitude entre la mesure du composant vierge et celle du Cas 2.

Les formes des lobes de la mesure du cas 2 sont également très différentes et révèlent clairement la présence d’au moins un autre piège. Cet autre piège, visible autour de 1MHz, était déjà perceptible sur le composant vierge pour la mesure à 35°C mais il était « absorbé » par le lobe dominant, alors que les deux sont bien décorrélés à cette même température de mesure pour le cas 2.

Si l’on compare la mesure faite à Ta = 35°C sur les 3 composants, on relève que le maximum

du lobe se situe respectivement à 7kHz, 1KHz puis 700Hz pour le cas non-stressé, le cas 1 et le

10 100 1k 10k 100k 1M 10M 0.0 1.0x10 -4 2.0x10 -4 3.0x10 -4 4.0x10 -4 5.0x10 -4 6.0x10 -4 7.0x10 -4 8.0x10 -4 9.0x10 -4 I m a g [ Y 2 2 ] ( O h m s ) Fréquence (Hz) Vierge Stress Cas 1 Stress Cas 2 35°C 60°C 85°C 135°C

cas 2. La position en fréquence baisse avec la température de stress, donc on peut dire que le taux d’émission diminue. Cependant, il faut prendre en considération qu’il y a surement beaucoup plus d’interactions entre les lobes des deux pièges détectés pour le cas non-stressé et le cas 1 que pour le cas 2 (cf. III b.). Ainsi, nous ne pouvons pas faire un lien direct entre la variation du taux d’émission et la température de stress appliquée dans ce cas présent. Une température de stress élevée ralentira l’émission du piège mais dans des proportions indéterminables ici.

Nous avons donc bien montré que la méthode de détection des pièges présentée dans ces travaux peut servir de témoin sur le vieillissement des composants. Un plus grand nombre de mesures et un approfondissement plus important sur ces données pourraient grandement servir à la compréhension globale des phénomènes qui entrent en jeu au point de vue de la physique du composant, à la suite de procédures de stress.

Cette méthode de mesure de dispersion du paramètre Y22 etant très sensible, on pourrait

également s’en servir comme témoin de l’évolution des états des pièges due à divers facteurs. Un exemple relatif aux effets de l’exposition à la lumière de certains composants est rapporté au paragraphe suivant.