Intégration verticale

Les deux types d'architectures de lecture de matrice possèdent leurs avantages et incon- vénients propres et signicatifs. Parmi les plus importants compromis à contourner, on retrouve celui du facteur de remplissage vs la complexité d'intégration ainsi que le choix entre un procédé CMOS standard (optimisé pour les transistors haute performance) vs un CMOS optique (optimisé pour le senseur avec des transistors de moyenne ou bonne performance). Les méthodologies classiques de conception n'obtiennent pas simultanément ces opposés naturels.

Un virage de l'industrie de microfabrication électronique amorcé à la n des années 2000 [Garrou et al., 2014] fournit une solution exible et conviviale à ces problèmes par le développement agressif de l'intégration verticale, ou intégration 3D. Cette section fait une brève revue de cette technique et présente ses impacts sur la conception de modules de détection TEP.

3.3.1 Bref historique

L'idée d'empiler verticalement les puces électroniques existe au moins depuis les années 1980 [Malhi et al., 1987]. Cependant, cette méthodologie n'était pas avantageuse tant pour la rapidité des circuits que pour leurs coûts de fabrication. Il était beaucoup plus productif de migrer vers des technologies plus petites. Par contre, les procédés de fabrication à 130 et 90 nm ont amorcé un changement de paradigme, où la vitesse de fonctionnement est devenue limitée par les interconnexions plutôt que par la performance des transistors [Lin, 2012]. Les motivations économiques ont tout de même poussé la poursuite de la miniaturi-

3.3. INTÉGRATION VERTICALE 35 sation, jusqu'au procédé à 22 nm. À ce niveau, le coût par transistor sature, voire augmente par rapport à la technologie précédente [Garrou et al., 2014]. Par conséquent, l'industrie de la microélectronique explore la troisième dimension an de poursuivre la densication des circuits électroniques et des microsystèmes, par exemple pour les circuits de mémoire comme le Memory Cube [Bertin et al., 1993], avec un standard commercial récemment mis en place par un consortium de fabricants [Hybrid Memory Cube Consortium, 2015]. En plus de la densication des circuits, l'intégration verticale introduit un deuxième bé- néce majeur, c'est-à-dire la combinaison relativement simple de substrats de diérentes natures. La technique existe déjà avec l'intégration de plusieurs puces au niveau de l'en- capsulation, mais l'intégration verticale pousse le concept plus loin. Le cube de mémoire illustre aussi cet aspect : les cellules de mémoire sont réalisées dans un procédé à den- sité maximale, alors que la couche de logique en CMOS haute-performance s'occupe du lien électrique. Ceci ouvre une porte tout à fait diérente de la miniaturisation simple, communément appelée en anglais more than Moore (par rapport à l'approche perpendicu- laire more Moore). La combinaison est particulièrement intéressante pour de nombreuses applications et marchés, tels que les senseurs, les MEMS, l'imagerie, l'éclairage, les ra- diofréquences, les mémoires, les processeurs ou les circuits programmables [Garrou et al., 2014]. Par exemple, pour les technologies Lidar ou d'imagerie dans le proche infrarouge

3.3.2 Bénéfices pour la TEP

Le premier bénéce pour la réalisation d'architectures de lecture de matrices de PAMP est l'assemblage vertical en lui-même, car en plaçant l'électronique sous la cellule PAMP, la surface occupée par les circuits n'aecte plus la densité de surface photosensible tel que relevé à la n de la section3.2.2. Il est donc plausible d'atteindre un facteur de remplissage élevé tout en intégrant un niveau signicatif l'électronique à même le détecteur.

Le deuxième bénéce, soit l'intégration hétérogène, permet de réaliser les parties photosen- sibles et électroniques dans des procédés séparés, mais optimaux pour chaque composant. Encore ici, le circuit de [Zou et al., 2014] exploite cet aspect en réalisant les PAMP dans un procédé SOI superposé à l'électronique en CMOS 0.35 𝜇m standard.

L'interconnexion sous la puce, plutôt que sur le dessus, ajoute un troisième bénéce dans la conception au niveau système. En eet, cela permet de connecter la puce à un circuit imprimé sans utiliser de micro câblage, analogue à la technique de flip chip. Cela réduit l'espace mécanique requis, en plus d'autoriser la juxtaposition de circuits voisins sur les

36 CHAPITRE 3. ARCHITECTURES DE MATRICES PAMP quatre côtés. Ceci est d'importance cruciale pour la fraction d'empaquetage et la sensibilité du système composé de tels détecteurs (section 2.3.4).

Tous ces bénéces s'appliquent autant aux architectures analogiques que logiques. La dié- rence d'implantation viendra plutôt de l'objectif du concepteur, soit de créer un détecteur générique ou spécique à une application. Dans ces deux cas, l'approche verticale com- porte un dernier avantage : la partie photosensible ne doit être conçue qu'une seule fois. Seulement la couche de traitement, dédiée à une saveur spécique de détecteur, a besoin d'être changée.

3.3.3 Prototypes existants

Le milieu de la physique des hautes énergies explore depuis quelques temps la technique d'empilement vertical à travers le développement de divers prototypes de senseurs, par exemple pour l'expérience LHC/Atlas au CERN [Pangaud et al., 2013]. Du côté des pho- todétecteurs à PAMP, le Lincoln Lab du MIT a présenté un prototype destiné aux radars optiques (Ladar), mais avec une résolution temporelle de l'ordre de 2 ns [Aull et al., 2006], insusante pour la TEP. En contrepartie, les détecteurs présentés dans [Zou et al., 2014] et [Pavia et al., 2015] proposent une architecture verticale, mais avec une illumination en face arrière pour faciliter l'assemblage. Le premier photodétecteur obtient une surface ac- tive de 75%, le même ordre de grandeur que pour les SiPM analogiques [Grodzicka et al., 2014; Hamamatsu Photonics, 2009]. Par contre, l'illumination par l'arrière vise plutôt des longueurs d'onde dans le rouge et le proche infrarouge (jusqu'à 1 𝜇m), alors que les scin- tillateurs émettent dans le bleu (420 nm), ce qui rend cette approche inappropriée en TEP. Il faudrait plutôt viser une intégration verticale permettant l'illumination par la face avant, ou encore des structures PAMP spécialisées pour les longueurs d'onde recherchées. Dans ce cas, [Choong et Holland, 2012] ont proposé et simulé une structure en éclairage arrière avec une excellente probabilité de photodétection (section 4.2.1) à 420 nm pour un PAMP unique (plus de 50%), mais n'ont pas encore publié de résultats expérimentaux. Quant à eux, Hamamatsu a démontré un prototype en illumination par l'avant, mais encore ici pour le proche infrarouge [Baba et al., 2017], encore une fois inadapté pour la TEP. Il y a donc un important créneau à développer pour l'imagerie médicale.