Implémentation du modulateur

Le modulateur utilisé pour le contrôle dynamique de la polarisation de grille de l’amplificateur, dont le synoptique est représenté à la figure IV-14, est constitué de deux parties : une première sert à la détection de l’enveloppe du signal RF modulé. L’autre, en charge du traitement de l’enveloppe détectée et de la génération du signal V_GS0(t) pour le contrôle du point de polarisation de la grille de l’amplificateur RF est conçu à base d’AOP spécifiques et de composants CMS. La consommation DC du module de polarisation ainsi constitué est mesurée aux environs de 410mW lors de son fonctionnement, ce qui est négligeable devant la consommation DC de l’amplificateur RF à la compression, qui est d’environ 23W.

Figure IV-14 : illustration du modulateur servant au contrôle de la tension de polarisation de grille de l’amplificateur RF. Le détecteur d’enveloppe fournit en sortie un signal VENV (proportionnel à

|Vin(t)|) qui est traité par le circuit de traitement pour construire le signal VGS0(t)

IV.2.3.1Circuit de détection d’enveloppe : ADL5511 (ANALOG DEVICE)

La détection de l’enveloppe est basée sur l’utilisation de la carte ADL551-EVALZ, construite autour de la puce ADL5511ACPZ-R7 (ANALOG DEVICE) [Analog Device ADL5511]. Les caractéristiques principales de la carte sont données ci-dessous :

Bande passante RF : DC – 6GHz

Bande passante d’enveloppe : 130MHz

TPG (RFIN vers VENV) : 2ns

Gain de conversion : 1.46V/V

Dynamique : 47dB (-30dBm à +17dBm)

Alimentation :+5V/21.5mA (typ.105mW, mesuré 107mW)

L’impédance d’entrée de la carte est de 50Ω. L’enveloppe du signal RF sur RFIN est fournie sur VENV (connecteur SMA), le signal présent sur cette sortie est compris entre une valeur de pied dépendant de la température (VEREF, typiquement 1.1V) et une valeur maximale (typiquement 1.9V-2V). L’enveloppe vraie du signal RFIN est VENV-VEREF. Toutes les sorties sont reportées sur le connecteur plat de bord de carte.

IV.2.3.2Circuit de traitement d’enveloppe

Un circuit en charge d’assurer la loi de commande expérimentale précédente sur l’enveloppe détectée a été développé. Comme il a été discuté au paragraphe précédent, la loi de commande consistant à remonter la polarisation de grille de l’amplificateur au rythme de l’enveloppe de modulation revient à ajuster trois paramètres :

Vth, le seuil d’enveloppe (en volts) à partir duquel la polarisation de grille est remontée

La valeur α de la sensibilité reliant l’enveloppe |Vin(t)| à la polarisation VGS0

La valeur de l’offset DC ajouté afin d’assurer VGS0=Vp pour |Vin(t)|≥Vth

Le schéma bloc réalisant ces trois fonctions est alors représenté à la figure IV-15. Cette configuration présente l’avantage de ne nécessiter que 2 AOP, tout en assurant une indépendance du réglage de chacun des trois coefficients vis des deux autres.

Figure IV-15 : schéma-bloc du circuit de traitement de grille. L’enveloppe est tout d’abord inversée (gain de -1), puis limitée à la valeur Vth (Vth<0). A l’aide d’un montage potentiomètrique, une portion

est prélevée (coefficient α), puis un offset DC est ajouté à ce signal.

Le circuit repose sur l’utilisation d’AOP rapides (OPA699-ID [TI-OPA699]) et de composants CMS discrets, réalisant les différentes fonctions. Les principales caractéristiques électriques des AOP sont données ci-dessous :

Bande passante d’enveloppe : 260MHz

Produit gain-bande GBW=1GHz

Slew-rate : 1400V/µs

Alimentation : ±5V / 15.5mA (typ.155mW pour les 2 AOP). La carte utilise des régulateurs alimentés sous ±7V et appelant 43.5mA, soit une consommation effective finale de 304mW pour les 2 AOP sous ±7V.

La figure IV-16 représente le circuit final développé, ainsi que son empreinte. Le schéma électrique est représenté figure IV-17.

Figure IV-16 : layout (gauche) et photo du circuit de traitement d’enveloppe. Les potentiomètres mutlitours utilisés permettent un réglage fin des paramètres Vth, α et de l’offset DC

Figure IV-17 : schéma électrique du circuit de traitement d’enveloppe. Les valeurs de Vth, α, et de l’offset DC sont réglées respectivement par POT1, POT2, et POT3. L’impédance d’entrée présentée

est de 715Ω (résistance de pied Rin non connectée). Le montage résistif de sortie constitué par R13, R14 et R15 assure la stabilité une fois le circuit connecté à l’accès de grille de l’amplificateur RF. Les

capacités C8, C6, C13, C9, C10 et C14 doivent être placées au plus proche des AOP, associées aux vias elles découplent les HF parasites. Les capacités C11 et C12 sont nécessaires pour assurer la

stabilité en boucle fermée avec le gain unitaire du premier étage.

La configuration de la carte ainsi figée autorise une certaine flexibilité, et permet de s’adapter à différents types de transistors et d’amplificateurs par de simples réglages de potentiomètres. La tension de sortie VGS0 s’écrit :

~_{& #^{69 610}₆₉ ' #_{66 67' q67~}¹ _,þைKÉ 66~_,þைKs ≈ 0.19~_,þைKÉ 3.8~_,þைK

La tension V2,POT3 (tension de la patte 2 de POT3) est comprise entre ±VSS (±5V en négligeant les tensions de déchet), et permet donc un ajustement de l’offset de V_GS0 de ±1V. Pour une tension d’entrée typiquement de 1.1V<VENV<2V, avec un réglage de Vth=-1.4V, et la patte 2 de POT2 en haut, les tensions V6,OPA1 et V2,POT2 sont égales et comprises entre -1.1V et -1.4V. L’excursion du signal VGS0 (autour de la valeur moyenne DC) est alors de

∆V_GS0=1.14V.

Par exemple, pour 1.1V<VENV<2V, V_th=-1.4V, POT2 à la moitié de sa course (α=1.9) et POT3 réglé aux ¾ vers le bas (Voffset=-0.475V), le signal VGS0(t) sera compris entre -3.14V et -2.56V, ce qui correspond à la configuration typique utilisée dans l’étude.

Le couplage du module de polarisation ainsi développé avec le circuit de grille de l’amplificateur RF sous test a donné lieu au développement de plusieurs essais et versions. Les difficultés rencontrées tiennent au fait que les AOP utilisés nécessitent de relatives précautions afin de supprimer leur potentiel à osciller, dû à leur très fort produit GBW (1GHz). Lorsqu’ils sont utilisés avec un gain en boucle fermé inférieur à 4 (notamment le premier étage inverseur avec un gain unitaire), leur stabilité n’est assurée qu’avec l’utilisation des capacités C11 et C12 (compensation externe permettant de maintenir le slew-rate maximal et les performances en bruit optimales du composant avec un gain unitaire). Une oscillation sur le signal VGS0(t) apparaissait notamment en sortie du circuit de traitement d’enveloppe lors de la connexion avec le circuit de polarisation de grille, celui-ci présentant une charge fortement capacitive à l’étage de sortie (montage OPA2). Ceci a été finalement résolu en insérant le réseau résistif (R13, R14 et R15), présentant une impédance caractéristique de 50Ω, et une atténuation de 1dB, cassant les oscillations. Associé à R9 et R10, il présente une impédance de charge à OPA2 d’environ 300Ω.

IV.2.3.3Potentialités en bande passante