• Aucun résultat trouvé

Développement d’une nouvelle méthode de réalisation de transistors à base de nanofils de

VII. PERSPECTIVES

VII.4 D EVELOPPEMENTS TECHNOLOGIQUES POUR LA REALISATION DE NANOCAPTEURS

VII.4.1 Développement d’une nouvelle méthode de réalisation de transistors à base de nanofils de

L’étude de l’état de l’art et l’expérience acquise lors de cette thèse, permettent maintenant de proposer et de développer une méthode originale de gravure de nanofils. Cette méthode associe gravure sèche et gravure humide, et présente de nombreux avantages en perspective.

Dans l’état de l’art, nous avons en effet rapporté :

 Que les nanofils de section triangulaire sont avantageux car ils présentent l’orientation cristalline (111), qui permet une meilleure fonctionnalisation et une meilleure interaction avec le milieu liquide [180], [185].

 Que la gravure humide du silicium diminue la rugosité des flancs des nanofils, ce qui engendre une mobilité supérieure des porteurs de charge et un bruit intrinsèque inférieur, augmentant ainsi le rapport signal sur bruit des capteurs [172].

 Que les surfaces convexes sont négativement impactées par l’écrantage de Debye, et qu’il faut donc privilégier les surfaces planes ou concaves [172], [180], [186], [187].

 Que des dimensions réduites augmentent le rapport surface sur volume, ce qui engendre un accroissement du rapport ΔI/I [172], [188] (variations de courant lorsqu’une cible s’accroche sur le nanofil, sur le courant initial).

 Que le fait d’empiler des nanofils en parallèle les uns sur les autres augmente le courant utile tout en gardant une structure compacte [70], [71], [73], [76], [189].

Dans le chapitre V, nous avons de plus vu :

 Que la résistivité des zones source et drain a une influence négative sur la transconductance, et qu’il faut minimiser leur longueur (ou augmenter leur section).

Pour la réalisation des nanofils de silicium, la technique décrite ici va lever un certain nombre de verrous mis en évidence dans ce manuscrit, et que nous venons de rappeler.

Les plaquettes utilisées pour la réalisation des transistors étant d’orientation cristalline (100), après gravure sèche, une orientation similaire est retrouvée sur les flancs des nanofils (figure 188 a). Ensuite, la gravure humide (TMAH) va être responsable d'une attaque préférentielle à ce niveau pour faire finalement apparaître les plans d’orientation (111) du silicium, connus pour être résistants

au TMAH [190]–[192]. Cette méthode a été vérifiée avec le logiciel de simulation de gravure Visual Tapas (figure 188).

Cette méthode de réalisation de nanofils a pour conséquence la création de deux prismes triangulaires têtes bêches, seulement au niveau du canal des transistors. Les zones source et drain dopées sont très peu attaquées et restent épaisses, ce qui a pour avantage à la fois de ne pas diminuer la résistance série et de garder une structure solide (figure 189, figure 190). Le fait d’obtenir deux fils multiplie le rapport surface sur volume et le courant à l’état passant. La zone sensible du capteur aura donc plus de surface d’interaction avec son milieu. Pour caractériser la section des doubles nanofils, une coupe à l’aide d’un faisceau d’ions focalisé (FIB) a été réalisée, donnant accès à la section des nanofils, ce qui a permis de visualiser le résultat et de valider le concept (figure 190 d, e, f). Toutes les étapes de réalisation de ces nanofils étant validées, en perspective, il ne reste plus que les caractérisations électriques en phase liquide.

Nous avons nommé cette configuration « DTC », pour « Dual Triangular Channel ».

Après GIR

Gravure humide Anisotrope Section des nanofils

Figure 188 : simulation d’une attaque humide anisotrope sur des rubans de silicium sur substrat SOI d’orientation cristalline (100), a) réseau de rubans obtenus par GIR, b) mêmes réseaux après une attaque par TMAH. (Logiciel

Visual Tapas2 beta)

Réseau de rubans obtenus

par GIR

Orientation (111) Orientation (100)

Simulation d’une GIR suivie d’une gravure

humide

a) b)

VII. Perspectives 191 Drain Source Source Source Source Drain Drain Drain Nanofils Nanofil inférieur Nanofils

Figure 189 : schémas en trois dimensions d’un transistor à base de nanofils de silicium superposés, à sections triangulaires.

Nanofil supérieur

Espace entre nanofils supérieurs et inférieurs

Nanofils inférieurs Nanofils supérieurs

Drain Canal Source

Drain Source

C

anal

Drain Canal Source

Figure 190 : vues au MEB de nanofils de section triangulaire, amincis et dédoublés, a) b) c) nanofils dédoublés, vue longitudinale, d) vue en coupe d’un réseau de nanofils avec une fine membrane reliant les fils supérieurs et inférieurs, e) et f)

vue en coupe de nanofils dédoublés avec une séparation plus ou moins grande entre les fils supérieurs et inférieurs.

Nanofils supérieurs Nanofils inférieurs Nanofil supérieur Nanofil inférieur a) c) b) Platine Platine Platine Oxyde enterré Oxyde enterré Oxyde enterré f) e) d) 500 nm 1 µm 10 µm 500 nm 100 nm 100 nm

En comparaison avec la méthode d’empilement de nanofils utilisant le « procédé de gravure Bosch » [70], [71], [73], [76], [189] (présentée dans l’état de l’art, II.3.2.2.2), cette méthode ne permet d’empiler que deux nanofils. Elle présente néanmoins beaucoup d’avantages :

 Les dimensions ne dépendent que de la largeur du nanofil après gravure GIR (qui est contrôlée avec précision) et de l’épaisseur du silicium du substrat SOI (qui est très bien contrôlée également). L’amincissement s’arrête spontanément sur les plans (111), tout cela se traduit par des dimensions totalement reproductibles.

 Elle peut fonctionner sur des motifs de dimensions très variables (quelques nanomètres à plusieurs micromètres), ce qui donne plus de liberté sur le choix des dimensions des fils, contrairement à la « méthode Bosch » qui ne peut créer que des nanofils très fins (quelques dizaines de nanomètre maximum), de façon non reproductible, et qui rend quasi obligatoire l’utilisation de la lithographie électronique, lente et coûteuse.

 En partant d’un nanofil, elle fait apparaitre quatre plans (111), très avantageux pour les applications utilisant une fonctionnalisation par greffage de molécules en surface du silicium [180], [185].

 Elle crée des nanofils dont les flancs sont très peu rugueux, ce qui est bénéfique pour la mobilité des porteurs de charge, le bruit intrinsèque, et par conséquent le rapport signal sur bruit des capteurs.

 Elle forme des angles aigus qui se terminent sur quelques atomes, et dont les dimensions sont nanométriques. La conduction se fait préférentiellement au niveau des angles comme vu dans l’état de l’art [193] et lors des caractérisations en phase liquide. Ce qui permet d’obtenir en quelque sorte 6 nanofils en parallèle, chacun à l’échelle des molécules cibles, et ainsi de fortement interagir avec elles tout en gardant une structure assez solide.

 L’affinement s’effectue spontanément et seulement sur la zone sensible, les accès restent épais. Cela a pour conséquence de ne pas augmenter la résistance d’accès au transistor.  Elle engendre deux prismes tête-bêche, soit 6 faces planes au lieu d’un fil à section ronde.

Ceci devrait minimiser le phénomène d’écrantage de Debye. De plus, les zones en forme de « V » situées entre les deux nanofils sont concaves. Ce qui devrait diminuer également l’écrantage de Debye, et ainsi augmenter la sensibilité des capteurs.

En conclusion, cette manière de réaliser des nanofils apporte énormément d’avantages en comparaison avec les techniques présentes dans la littérature. Elle nous semble dotée d’un grand potentiel pour améliorer les propriétés de détection des capteurs à base de nanofils. Aujourd’hui,

VII. Perspectives

193

la technologie a été réalisée et optimisée pour ce type de configuration, il faut maintenant mener les différentes étapes de mesures électriques et de caractérisations en phase liquide

Documents relatifs