L’évolution technologique des circuits intégrés se caractérise par une diminution de la taille des transistors et une augmentation de la densité d’intégration. On parle désormais de technologie submicronique ou VLSI ; les dimensions des transistors étant désormais en dessous du micron. Le paradigme des technologies submicroniques étant les SoCs ou « Systèmes sur puce ». Ces derniers sont composés de différents blocs logiques et fonctionnels servant à la réalisation d’applications spécifiques.
Cependant, cette évolution a impliqué une mise à l’échelle des réseaux d’interconnexions qui servent à véhiculer les signaux de données, d’alimentation ou d’horloge entre les différents blocs fonctionnels du circuit. Aujourd’hui, les lignes d’interconnexion sont la principale cause des limitations des performances des circuits VLSI et dans l’intégrité des signaux. L’évolution des géométries des lignes fait que ces dernières peuvent retarder et déformer les signaux se propageant à travers elles. De plus, le rapprochement des lignes dû à l’évolution de la compacité des circuits fait que des lignes proches voisines les unes des autres peuvent interagir entre elles résultant dans l’apparition de tensions de bruit ou « tensions de crosstalk » pouvant entrainer des commutations parasites amenant à de possible erreurs logiques pouvant se propager à travers le système et le rendre défectueux. Cette interaction correspond à un phénomène de couplage ou « diaphonie ». Auparavant, seuls des couplages capacitifs (électriques) étaient observables dans les réseaux de lignes. Ces effets sont bien connus et quantifiés des designers et de nombreuses solutions ont été proposées afin d’éliminer ces effets. Or, avec l’évolution technologique qui permet de concevoir des circuits plus rapides pour des fréquences plus élevées tendant dans le domaine des gigafréquences, les lignes sont maintenant soumises à des effets de couplage magnétiques (effets inductifs) qui, s’ils présentent un avantage en minimisant les délais de propagation, posent un réel problème dans le cadre des tensions de crosstalk.
Des solutions à court et long termes sont en cours d’étude et/ou proposées afin de minimiser l’impact des lignes sur l’intégrité des signaux mais aussi afin de répondre aux critères de miniaturisation illustrés par la loi de Moore. De telles solutions peuvent impliquer des changements radicaux au niveau des technologies utilisées.
Aujourd’hui, mettre un circuit sur le marché demande un investissement financier très important de par l’augmentation de leur complexité. Pour éviter des pertes trop lourdes en cas de circuits défectueux, les circuits sont testés à chaque étape de leur fabrication que ce soit de leur conception design à leur mise en boîtier. Aussi, les outils de conception de design de
circuits doivent être de plus en plus performants pour des modélisations et des analyses toujours plus précises. Cette demande de précision requiert des temps CPU (et donc à long terme financier) de plus en plus élevés pouvant aller à l’encontre des exigences du marché (time-to-market).
Afin de pouvoir quantifier avec un bon degré de précision l’impact des interconnexions sur les performances du circuit, il faut que les modèles de lignes d’interconnexion soient de plus en plus précis tout en étant peu couteux en temps CPU. Grâce à un formalisme électromagnétique (formalisme TEM), les lignes d’interconnexions peuvent être modélisées électriquement via des lignes de transmissions RLC pour lesquelles les composantes R, L et C propres et couplées sont obtenues par extraction via des analyses électromagnétiques. De nombreux modèles de lignes sont proposés dans la littérature car la modélisation électrique des effets inductifs requiert une extraction très lourde car elle nécessite une connaissance parfaite des chemins de retour du courant. Cette connaissance est difficilement implantable dans la description d’un outil de conception de design. L’objectif est de pouvoir proposer des modèles électriques de lignes d’interconnexions implantables dans les outils de CAD qui soient le plus simple possible au niveau de leur description mais dont le degré de précision soit très précis tout en consommant le moins possible de temps CPU.
II Description du modèle analytique pour la
caractérisation des tensions de crosstalk.
II.1 Introduction.
Afin de caractériser l’impact des interconnexions sur les performances du circuit, les modèles électriques sont de plus en plus complexes ; impliquant des temps de simulation plus longs. Par exemple, un système de deux lignes de transmission couplées RLC est régit par des expressions analytiques du 5eme ordre. Une analyse dans le domaine temporel ou fréquentiel nécessite la résolution d’équations très complexes et couteuses en temps CPU. Plutôt que d’évaluer l’impact des interconnexions sur les systèmes de lignes par une méthode purement numérique (analyses corners ou Monte-Carlo), il est préférable d’avoir recours à une méthode analytique basée sur la description d’un modèle de lignes « théorique » décrit par des expressions mathématiques. Cela suppose que ces expressions soient d’un degré de précision acceptable mais aussi qu’elles fournissent des informations précises sur les optimisations physiques à apporter au design. Ce second chapitre traite de la description du modèle analytique permettant de déterminer les expressions des caractéristiques des tensions de crosstalk RC et RLC. Ce modèle analytique est décrit à partir d’un système découplé d’une ligne isolée défini suivant les modes se propageant au niveau du système de lignes couplées. Le passage du système distribué de deux lignes couplées à celui d’un système distribué découplé fera l’objet de la première sous-partie. A partir de ce passage, nous démontrons dans la partie suivante qu’une tension de bruit résulte de l’additivité des effets de couplages. Une expression simplifiée pour évaluer une tension de bruit en fonction des modes de propagation sera aussi présentée. Enfin, la dernière partie traite du passage du modèle distribué découplé au modèle analytique localisé via une méthode de corrélation (assimilable par abus de langage à une méthode de réduction d’ordre).