CGB CGo

CGO CGS

C1 C1B

CL

CL10

Coe

CsB

Csc

C12ss f 1_max

lo

100 1oL 1dN 1_o(offl

Symbo/es

Circuits int6gri§s MOS

Capacite de l'entree d'horloge Capacite drain-substrat Capacite drain-boitier Capacite drain-source Capacite (d'entree) grille-substrat Capacite grille-drain

Capacite grille-sortie Capacite grille-source Capacite d'entree Capacite d'entree-substrat Capacite de charge Capacite d'entree logique Capacite de sortie-substrat Capacite source-substrat Capacite source-boitier Capacite de transfert inverse Frequence d'horloge Frequence maximale d'horloge Courant de drain

Courant de /'alimentation V DD par boitier Courant d'alimentation au repos Courant de sonie, canal N Courant de drain au b/ocage

MOS

Output drive current, P channel 1dP Drain current at V GS= 1oss V GG power supply current per package 1GG

Pull-up current 1G on Gate leakage current 1GSB Gate leakage current at Vos= 1Gss Input current 11 Input current at

v

_{1H 11H}

Input current at VIL 11L (input) leakage current 11ss Logic input leakage current IL1ss

Output leakage current 1LO Output current lo Output current at V OH 1OH

Maximum output disable current 1OHZ

Output current at VOL 1OL

Short-circuit output current 1os Output leakage current 1oss

Pull-up current Ip

Source current Is

Source leakage current 1s(off) V SS power supply current 1ss

Courant de sortie, canal P Courant de drain pour V GS

Courant d'alimentation V GG par boftier Courant MOS de charge

Courant de fuite gri/le-substrat Courant de fuite de grille

a

V DS

=

Courant d'entree

Courant d'entree

a

VI H Courant d'entree

a

VIL Courant de fuite (entree)-substrat Courant de fuite entree logique-substrat Courant de fuite de sortie

Courant de sortie Courant de sortie

a

V OH

Courant maximal de sortie

a

l'etat haute impe-dance

Courant de sortie

a

VOL Courant de sortie en court-circuit

Courant de fuite sortie-substrat Courant de MOS de charge Courant de source

Courant de source au blocage Courant de /'alimentation V SS

I

Clock input leakage current Quiescent device dissipation/package Power dissipation Gate-source (input) resistance Dynamic input resistance at VI H Dynamic input resistance at VIL Drain-source leakage resistance

On drain-source resistance

Access time

Ambient temperature

Address to write set-up time

Chip inhibit time Chip enable to output time Chip select time Data hold time Read set-up time

Clock rise time

Clock fall time Hold time Junction temperature

Previous read data valid with respect to address

1S<t> B

ros(off) ros(on)

tA Tamb (tambl t(A-W)set

tco tcs tohold

toset

thold Ti= T(vj) (ti= t(vi))

toH

MOS

Courant de fuite horloge-substrat Puissance dissipfe par boitier au repos

Puissance dissipee

Resistance (d'entree/ grille-source Resistance dynamique d'entree

a

VIH Resistance dynamique d'entree

a

VIL Resistance drain-source au blocage Resistance drain-source

a

retat passant

Temps d' acces Temperature ambiante

Temps de preetablissement de l'adresse par rapport

a

recriture

Temps de mise en inhibition

Temps de levee d'inhibition Temps de levee d'inhibition Temps de maintien de /'information Temps de preetablissement de la lecture

Temps de montee de l'horloge Temps de descente de /'horloge Temps de maintien

Temperature de jonction

Temps de validite de /'information precedente par rapport aux adresses

MOS

Operating temperature

Propagation delay time (input signal to output signal)

Propagation delay time high to low level output

Propagation delay time low to high level output

Read cycle time Read set-up time Clock rise time Input set-up time

Storage temperature

Transition time high to low level Transition time low to high level Pulse width Write cycle time Chip enable to write set-up time

Write pulse width ciock pulse width Substrate voltage Drain-source breakdown voltage

Drain-source breakdown voltage, with V GS

=

0 and ID specified

Toper

!toperl

tRc tRS tr¢

tset-up

"!"stg

!tstgl tTHL tTLH tw twc tws

V(BR)DSB V(BR)DSS

Temperature de fonctionnement

Temps de propaga\on (entree signal

a

sortie signal)

Temps de propagation

a

la dtJcroissance du signal de sortie

Temps de propagation

a

la croissance du signal de sortie

Temps de cycle de lecture

Temps de preetablissement de la lecture Temps de montee de l'horloge Temps de preetablissement Temperature de stockage

Temps de transition

a

la decroissance Temps de tra(Jsition

a

la croissance

Largeur d'impulsion Temps de cycle d'ecriture

Temps de preetablissement de /'inhibition par rapport

a

/'ecriture

Largeur de /'impulsion d'ecriture Largeur d'impulsion d'hor/oge Tension de substrat

Tension de claquage drain-source

Tension de claquage drain-source, avec V GS

=

0 et IO specifie

I

Gate-source breakdown voltage Pull up-source breakdown voltage Source-drain breakdown voltage

(DC) supply voltage Drain power supply voltage Drain-source voltage

Gate-case voltage Gate power supply voltage Gate to source voltage Gate-source threshold voltage

Input voltage Noise immunity voltage

High level noise immunity voltage

Low level noise immunity voltage

Output voltage High level output voltage Low level output voltage Pull up-substrate voltage Pull up-drain voltage Pull up-source voltage Source to substrate voltage

V(BR)GSB V(BR)PSB V(BR)SDB

Tension de c/aquage grille-source

Tension de c/aquage de MOS de charge

Tension de claquage source-drain

Tension d'a/imentation (continue)

v

0t,'ote 1) Tension d'alimentation drain

Tension drain-source Tension ,grille-boftier

Tension d'alimentation de grille

Tension grille-source VGS(TO) Tension de seui/ grille-source

Tension d'entrtie

Tension d'immunite au bruit

Tension d'immunitE au bruit

a

/'Etat haut

Tension d'immunite au bruit

a

/'etat bas

Tension de sortie

Tension de sortie

a

/'etat haut

Tension de sortie

a

/'etat bas

Tension MOS de charge-substrat

Tension MOS de charge-drain

Tension MOS de charge-source

Tension source-substrat

Note 1 : Supply voltage VDD-Vss is negative for P-MOS circuits and positive for C-MOS circuits.

La tension d'alimentation Voo-Vss est negative pour /es circuits a canal P, positive pour Jes circuits C-MOS.

MOS

MOS

I

Source power supply voltage Vss Tension d'alimentation de la source N channel threshold voltage V(TO)N Tension de seuil du canal N

P channel threshold voltage V(TO)P Tension de seuil du canal P High level clock voltage VHq, Tension d'horloge

a

/'etat haut Low level clock voltage Vlq, Tension d'horloge

a

/'etat bas

Forward admittance Y21s Admittance de transfert direct

Quality

SESCOSEM SELECTION PROGRAMS

In response to the increasing demand for components necessary for certain high reliability equipments,

Dans le document GENERAL INFORMATION (Page 43-49)