La Figure 138 montre le brochage du second prototype tandis que le Tableau 18 énumère le type (entrée ou sortie, numérique ou analogique, résistance série …) ainsi que la fonction des différents plots de connexion.
500 µm
gnd vdd last test c1 c0 reset_canreset clk g2 b0 b1 b2 b3
b4 b5 b6 b7 strobe_sar can_ok clk_can vddana vtest vctr l
reg_biasvpol_linemasse vrefp vrefn
vtrans1vtrans2vtrans3 vholdvampli sp y 35 22 21 15 14 1
Figure 138 : Brochage du second prototype.
N° Nom Type Direction Description
1 vddana Ana. E (0 Ω) Alimentation des circuits analogiques (5 V) à découpler au maximum de l'alimentation vdd
2 vtest Ana. E (0 Ω) Alimentation des résistances de chauffe (attention : si cette tension est trop haute les microstructures seront détruites !!)
3 vctrl Ana. S (50 Ω) Permet de contrôler l'intensité de polarisation Ibiais : Ibiais#100.Vctrl (Ibiais en µA et Vctrl en V) 4 reg_bias Ana. E/S (0 Ω) Permet de régler l'intensité de polarisation
Ibiais en connectant une résistance électrique reliée à gnd : Ibiais#416/R² (Ibiais en µA et R en kΩ)
5 vpol_line Ana. E (0 Ω) Tension de polarisation de la ligne de transmission (~2,5 V)
6 masse Ana. E (0 Ω) Masse analogique (~2,5 V)
7 vrefp Ana. E (0 Ω) Tension de référence haute du CAN entre 2,5 et 4,5 V)
8 vrefn Ana. E (0 Ω) Tension de référence basse du CAN (entre 0,5 et 2,5 V). Cette tension doit être théoriquement égale à celle de la masse analogique.
9 vtrans1 Ana. S (50 Ω) Tension de sortie de l'ampli. de
transimpédance (rangée 1)
10 vtrans2 Ana. S (50 Ω) Tension de sortie de l'ampli. de transimpédance (rangée 2)
11 vtrans3 Ana. S (50 Ω) Tension de sortie de l'ampli. de transimpédance (rangée 3)
12 vhold Ana. S (50 Ω) Tension de sortie de
l'échantillonneur/bloqueur
13 vampli Ana. S (50 Ω) Tension de sortie de l'ampli. à capacités commutées
14 spy Num. E (Pull-Down) Permet de déconnecter (spy=0) les différents points de contrôle des sorties analogiques. Mettre ce signal à 0 en utilisation normale. 15 clk_can Num. E (Trigger) Horloge du CAN (fCAN=20*f au minimum
avec un rapport cyclique idéal de 50 %) 16 can_ok Num. S (8 mA) Signal par un état logique haut que la
conversion A/N est effectuée
17 strobe_sar Num. S (8 mA) Sortie du comparateur intégré au CAN. Ce signal peut permettre d'obtenir le résultat numérique de la conversion en liaison série 18…25 b0…b7 Num. S (8 mA) Bus de sortie parallèle du CAN (b0 : bit de
poids faible)
26 g2 Num. E (Pull-Down) Réglage du gain de l'ampli. A capacités commutées (10 si g2=0 et 20 si g2=1)
27 clk Num. E (Trigger) Horloge de balayage de la rangée de micropoutre et de l'électronique à capacités commutées (f=1…200 kHz avec un rapport cyclique idéal de 50 %)
28 reset Num. E (Pull-Down) Remise à zéro de l'ensemble du circuit par un état logique haut (à activer au moins une fois après la mise sous tension du circuit) 29 reset_can Num. E (Pull-Down) Remise à zéro manuelle du CAN (non
utilisée en usage normal)
30 c0 Num. E (Pull-Down) Sélection de la rangée de micropoutres active : bit de poids faible
31 c1 Num. E (Pull-Down) Sélection de la rangée de micropoutres active : bit de poids fort
32 test Num. E (Pull-Down) Activation du mode d'auto-test par un état logique haut. Si ce signal est à l'état logique bas, les résistances de chauffe ne sont pas alimentées.
33 last Num. S (8 mA) Signal par un état logique à 1 que la dernière micropoutre est atteinte (bout de la ligne) 34 vdd Ana. E (0 Ω) Alimentation des circuits numériques
(Niveau logique haut : 5 V)
35 gnd Ana. E (0 Ω) Masse globale du circuit (potentiel du substrat, niveau logique bas : 0 V)
Tous les signaux numériques ici considérés utilisent une logique positive. Tous les circuits séquentiels sont synchronisés sur les fronts d'horloge montants.
Il convient de ici de préciser certaines caractéristiques propres aux plots de connexion utilisés (plots de connexion provenant des bibliothèques standards du fondeur AMS) :
• Les plots de sortie numériques utilisés peuvent débiter, en accord avec les données fournies par le fondeur AMS, un courant maximum de l'ordre de 8 mA (signaux compatibles TTL). Malgré tout, il conviendra de minimiser au maximum le courant débité par ces derniers afin de limiter la consommation globale du circuit.
• Tous les plots d'entrée numériques (sauf les plots d'amenée d'horloge) sont équipés de transistors de Pull-Down de manière à ce que le signal d'entrée soit à l'état bas au cas où aucune connexion électrique n'est réalisée (cas d'une entrée flottante).
• Les plots d'amenée des différents signaux d'horloge sont équipés d'inverseurs de type trigger de Schmitt qui comportent une hystérésis limitant ainsi les risques de rebonds lors des fronts montants ou descendants.
• Les plots de sortie analogiques possèdent une résistance de sortie série de l'ordre de 50 Ω afin de limiter les risques de destruction en cas de courts-circuits accidentels.
Les différentes tensions de polarisation (vpol_line, vrefn, vrefp …) devront être les plus stables possibles. Ainsi, il conviendra de filtrer ces tensions par le biais d'un couple de condensateurs chimiques et céramiques mis en parallèle et connectés entre le plot d'entrée et la masse globale du circuit (gnd). Ces condensateurs devrant être disposés le plus prés possible du capteur. Il convient de procéder de même pour les alimentations (vdd et vddana).
Tous les plots d'entrée analogique possèdent une impédance d'entrée élevée (on attaque généralement que des grilles de transistors et des diodes polarisées en inverse) sauf les plots d'alimentation (vdd, vddana et gnd) ainsi que les deux plots vrefn et vrefp. La résistance électrique existante entre ces deux plots est de l'ordre de 5,8 kΩ.
La fréquence du signal d'horloge du convertisseur analogique/numérique devra être au minimum vingt fois supérieure à celle du signal d'horloge gérant le balayage de la rangée de micropoutres. Si cette condition n'est pas remplie, la conversion du signal analogique issu de l'amplificateur ne peut se dérouler correctement et le signal can_busy reste constamment à l'état logique bas. Tous les signaux d'horloge devront présenter un rapport cyclique de l'ordre de 50 % (tbas=thaut).