L’implémentation des techniques d’égalisation dans le domaine fréquentiel, néces-sicite l’utilisation d’un modulateur DFT pour le passage dans le domaine fréquen-tiel. Le premier module DFT du récepteur SC-FDMA, pourrait donc être exploité pour la réalisation du filtre fréquentiel afin de limiter la complexité de l’égaliseur, (confère section 6.5 du chapitre 2). De plus, le multiplexage des utilisateurs de ce système, réalisé dans le domaine fréquentiel, impose le choix des égaliseurs fré-quentiels capable d’exploiter le signal de chaque utilisateur directement dans le domaine fréquentiel afin de l’égaliser.
L’EBA-DFE [64] en est un exemple. Cet égaliseur adaptatif par bloc, est en ef-fet implémenté dans le domaine fréquentiel et offre donc la possibilité d’égaliser séparément le signal de chaque utilisateur dans ce domaine. De plus, son fonction-nement en mode bloc le rend moins complexe à mettre en œuvre surtout dans le cas des canaux de transmission à grande mémoire.
3 Adaptation au récepteur SC-FDMA d’un Egaliseur de type ERD dans le domaine fréquentiel 105 1000 2000 3000 4000 5000 6000 7000 8000 9000 10000 11000 12000 -30 -25 -20 -15 -10 -5 0 Iterations E Q M ( d B ) DFE W-DFE SNR = 30 dB Canal: Vehicular A
(a) Sans Propagation d’Erreur
1000 2000 3000 4000 5000 6000 7000 8000 9000 10000 11000 12000 -30 -25 -20 -15 -10 -5 0 Iterations E Q M ( d B ) DFE W-DFE SNR= 30 dB Canal: Vehicular A
(b) Avec Propagation d’Erreur
1000 2000 3000 4000 5000 6000 7000 8000 9000 10000 11000 12000 -30 -25 -20 -15 -10 -5 0 Iterations E Q M ( d B ) DFE W-DFE SNR =30 dB Canal: Pedestrian A
(a) Sans Propagation d’Erreur
1000 2000 3000 4000 5000 6000 7000 8000 9000 10000 11000 12000 -30 -25 -20 -15 -10 -5 0 Iterations E Q M ( d B ) DFE W-DFE SNR = 30 dB Canal: Pedestrian A
(b) Avec Propagation d’Erreur
3 Adaptation au récepteur SC-FDMA d’un Egaliseur de type ERD dans le
domaine fréquentiel 107
2278 IEEE TRANSACTIONS ON SIGNAL PROCESSING, VOL. 50, NO. 9, SEPTEMBER 2002
TABLE I(b)
SUMMARY OF THEEBA-DFE ALGORITHM: UPDATINGPART
Fig. 1. Block diagram of EBA-DFE.
Denoting as the output of the FB1 filter, then the output of the filtering part can be written as
(25)
To proceed further, we first partition vector as
(26) Figure 3.7 – Structure de l’Egaliseur Frequentiel à Retour de Décision EBA-DFE
Problème de causalité
Tout comme les ERD, cet égaliseur possède deux parties essentielles : Le filtre avant (feedforward filter ou FF filter sur la Figure 3.7) et le filtre arrière (feed-back filter ou FB Filter sur la figure) fonctionnant tous les deux par bloc dans le domaine fréquentiel. Cependant, il est connu que le principe du fonctionnement par bloc des ERD introduit un problème de causalité dans le processus de dé-cision. Pour illustrer ce problème, nous reprenons dans ce qui suit les relations entrée/sortie bloc par bloc d’un tel égaliseur. Les équations dans cette partie sont adaptées à la Figure 3.7.
yQ(n + Q − 1) = XQ,MaM(n) + DQ,NbN(n)
dQ(n + Q − 1) = f {yQ(n + Q − 1)} (3.5)
Où, yQ(n+Q−1) = [y(n)..y(n + Q − 1)]tet dQ(n+Q−1) = [d(n)..d(n + Q − 1)]t représentent les blocs de Q symboles à la sortie de l’égaliseur obtenus respective-ment avant et après le module de prise de décision, XQ,M une matrice de dimension Q × M formée à partir des M + Q derniers symboles reçus, M étant la longueur du filtre forward aM(n). DQ,N représente l’équivalent de cette matrice au niveau feedback filter bN(n), où N correspond à sa longueur. La fonction f (.) définit la fonction de décision au niveuau récepteur. Le problème de causalité s’illustre mieux lorsqu’on combine les deux égalités de l’équation 3.5 qui devient :
La matrice DQ,N qui contient le vecteur de décisions dQ(n + Q − 1) que l’on cherche à déterminer montre bien que cette équation pause un problème de cau-salité. L’EBA-DFE y apporte une solution. En effet, sa structure met en évidence un mécanisme itératif dans la boucle de décision [64] qui permet de lever l’indé-termination de l’équation (3.6). Cette équation est résolue de manière itérative. A chaque instant n, on définit une nouvelle équation donnée en (3.7) que l’on résout itérativement en deux phases de traitement : La première phase consiste à initiali-ser le vecteur de décision di
Q(n +Q −1) par un vecteur d0
Q(n +Q −1) (confère [64] pour plus de précision) proche de la solution finale dQ(n + Q − 1) afin de réduire le nombre d’itérations et d’augmenter ainsi la vitesse de convergence de l’algo-rithme. La seconde phase de traitement consiste aux itérations proprement dites : On détermine le vecteur dQi+1(n +Q −1) à partir de di
Q(n +Q −1) selon l’équation (3.7) et on réitère l’opération en remplaçant di
Q(n + Q − 1) par sa nouvelle valeur donnée par dQi+1(n + Q − 1). On arrête les itérations dès que les symboles décidés aux itérations i et i + 1 sont identiques à une erreur près. On montre que (confère [64]) le nombre d’itérations nécessaire à la convergence de l’algorithme est limité et on converge toujours vers la solution désirée dQ(n + Q − 1) d’autant plus vite que l’initialisation d0
Q(n + Q − 1) est proche de la solution finale.
di+1
Q (n + Q − 1) = f {XQ,MaM(n) + g(di
Q(n + Q − 1)) + g(dQ(n − 1))} (3.7) Nous rappelons que f (.) est la fonction de décision utilisée dans l’équation (3.6), la fonction g(.) celle correspondant au filtrage par le Feedback Filter qui est séparé selon les vecteurs dQ(n + Q − 1) non encore décidés et le vecteur dQ(n − 1) dont les symboles sont déjà déterminés. Les filtres avant et arrière aM(n) et bN(n) sont déterminés de façon adaptative selon l’équation 3.8 où 𝜇a et 𝜇b correspondent au pas d’adaptation pour ces filtres. L’erreur de décison est donnée en 3.9.
aM(n + Q) = aM(n) + 2 𝜇aXH Q,MeQ(n + Q − 1) bN(n + Q) = bN(n) + 2 𝜇bDH Q,NeQ(n + Q − 1) (3.8) eQ(n + Q − 1) = yQ(n + Q − 1) − dQ(n + Q − 1) (3.9) Adaptation de l’égaliseur
L’égaliseur EBA-DFE est un égaliseur temporel par bloc entièrement implé-menté dans le domaine fréquentiel afin de réduire les coûts de calculs liés aux deux filtrages avant et arrière du DFE qui le constituent. La principale contrainte liée à cet égaliseur, est relative aux échantillons présentés à son entrée. Ces derniers doivent correspondre à la représentation fréquentielle du signal issu de la convo-lution linéaire entre le canal de transmission et les signaux émis par les différents mobiles. Ce qui n’est pas le cas du signal SC-FDMA émis pour lequel la convo-lution du canal est circulaire. Cette contrainte pause clairement le problème de
3 Adaptation au récepteur SC-FDMA d’un Egaliseur de type ERD dans le
domaine fréquentiel 109
convolution introduit à la section 6.5 du chapitre 2. Il est donc nécessaire d’adap-ter le signal SC-FDMA reçu afin de retrouver la convolution linéaire du canal avant l’utilisation de notre égaliseur. Nous proposons deux techniques d’adapta-tions différentes de ce signal dans cette partie. Ces techniques reposent toutes sur un seul constat : Conformément aux notations au début du document, considérons le canal h(n) de mémoire D et le signal de sortie de l’émetteur SC-FDMA donné par s(n) de longueur N (Taille de l’IDFT). L’expression de la convolution linéaire entre le canal et le signal émis est donnée comme ci-dessous par le vecteur r(m) de longueur D + N − 1.
r(m) =D−1∑
k=0
h(k)s(m − k) (3.10)
Lorsque sm = 0, ∀ m ≺ 0, l’équation ci-dessus serait l’expression d’une convo-lution linéaire. Mais lorsque sm = sN +m, ∀ m ≺ 0, typiquement le cas où s(n) est périodique, alors cette convolution serait circulaire. Dans ce dernier cas de fi-gure, on peut obtenir une égalité parfaite avec la convolution linéaire en imposant l’égalité (3.11) sur le signal s(m).
s(m) = 0, N − D ≺ m ≺ N (3.11)
C’est cette contrainte que nous imposerons au signal source émis par chaque uti-lisateur afin d’obtenir une convolution linéaire avec le canal au niveau récepteur. Deux possibilités s’offrent à nous : Une première solution pourrait être de rem-placer un certain nombre des symboles placés en fin de chaque paquet source par des symboles nuls. Cette solution est simple à implémenter mais la réduction des symboles source dans chaque paquet émis entraine une diminution du débit utile du signal. Une deuxième solution qui est celle que nous préconisons (Confère [74]), consiste à rajouter un module de pré-codage des symboles sources à émettre avant la modulation SC-FDMA. Le principe du module de pré-codage proposé est simple : Il consiste à remplacer les symboles sources redondants dans le paquet source à transmettre par des symboles nuls qui seront par la suite ramenés en fin du paquet. Ce procédé garanti l’obtention d’un paquet satisfaisant à la condition (3.11) sans aucune réduction du débit utile du signal transmis. Lorsqu’un symbole redondant est déterminé, on le fait subir une rotation dont la phase est propor-tionnelle à la redondance du symbole considéré. Le principe du codeur est basé sur une contrainte forte liée à la taille des paquets sources qui doivent nécessairement être de grande taille pour favoriser la présence de symbole redondant
Le principe du codeur est repris dans les 5 étapes suivantes :
– On recherche d’abord les symboles redondant dans le paquet à émettre
– Ensuite à chaque symbole redondant du paquet, on détermine le nombre R de symboles redondants consécutif qui le suit
– Le premier symbole redondant est déphasé par e−j 𝜑Rou R représente le nombre de symboles redondant immédiatement proche
– Enfin on complète le paquet par des symboles nuls correspondant aux nombre de symboles redondant
Le schéma ci-dessous donne un exemple pour mieux étayer cette technique.
Entrée de l’encodeur
1- Symbole redondant ՜ 1-i
2- Calcul du nouveau symbole déphasé :
(1-i) devient (1-i).݁ିሺఝሻோ, avec ici le nombre de symboles redondant immédiatement proche vaut R=2.
Sortie de l’encodeur
1+i 1.366 - i0.366 -1+i 1-i 0 0
1+i 1-i 1-i 1-i -1+i 1-i
Figure 3.8 – Exemple du fonctionnement du codeur
Ce procédé est considéré comme un traitement aveugle c’est à dire sans phase d’apprentissage. De plus on n’assiste à aucune perte en débit utile à cause du codage effectué mais, la complexification du système du fait de l’introduction du pré-codage est un handicap à la méthode. Notons que le principe du codeur a des limites. En effet, dans certains cas de figures, il n’existe pas de symboles re-dondants dans le vecteur d’entrée du codeur. Cependant ces cas de figures sont rarement observés et n’influencent pas durablement les performances du codeur. Un autre inconvénient majeur à cette technique réside dans la rotation des dif-férents symboles source. Le codage affectant la phase des symboles à émettre, change la configuration de la constellation du signal. Celui-ci augmente le nombre de points de la constellation du signal source, réduisant ainsi les seuils de détec-tions. Par conséquent, les erreurs de décisions sont plus nombreuses à la réception entrainant ainsi une dégradation du taux d’erreur symboles TES.
Pour montrer les performances de cet égaliseur avec l’encodage présenté ici, nous reprenons les deux canaux précédemment simulés à savoir le Pedestrian A et le Vehicular A dans un contexte SC-FDMA avec un mapping L-FDMA et une modulation 4-PSK. Le choix de la modulation en phase est justifié par le déphasage effectué dans l’encodeur. En faisant ce choix, il suffit d’augmenter le nombre de points de la constellation pour prendre en compte les différents déphasages. Par exemple pour une modulation en phase 4-PSK du signal à l’entrée de l’encodeur, on peut adopter la modulation 12-PSK qui permet de considérer au maximum deux symboles redondants consécutifs dans l’encodeur : Dans ces conditions le paramètre 𝜑 vaudrait 𝜋/12.
Les résultats obtenus avec cet encodeur sont présentés sur la Figure 3.9 pour le canal Pedestrian A. On peut y constater que le niveau d’erreur quadratique moyenne est optimal et équivalent au niveau du bruit du canal. Par contre le signal à l’entrée du décodeur présente plusieurs points de constellation qui, comme nous l’avons déjà signifié, va accroître le taux d’erreur symbole du système.
3 Adaptation au récepteur SC-FDMA d’un Egaliseur de type ERD dans le
domaine fréquentiel 111
Mais comme nous l’avons dit précédemment, l’inconvénient majeur de cette tech-nique est la réduction des seuils de décision qui a pour conséquence d’augmenter le taux d’erreurs symbole du système. Pour cette raison, cette proposition ne sera pas investiguée à la suite des travaux mais pourra faire l’objet de perspectives dans des études futures. Dans les prochaines sections, nous proposerons d’autres techniques d’égalisation, capable de conserver le débit utile du signal source du système SC-FDMA. 0 2000 4000 6000 8000 10000 12000 −35 −30 −25 −20 −15 −10 −5 0 5
Erreur Quadratique Moyenne
Iterations
EQM (dB)
canal = Pedestrian A SNR = 30 dB
Figure 3.9 – Erreur Quadratique Moyenne EQM, Constellation en Entrée/Sortie du Décodeur pour le Canal Pedestrian A