Analyse du design d’un CMOS CMOS

(1)

Analyse du design d’un CMOS

CMOS

Présenté par : Fadi Farha Le 15 Décembre 2008

Plan de la présentation

§ Mise en contexte

§ Problématique

§ Objectifs

§ Détermination des facteurs

§ Détermination des variables de réponses

§ Design Expérimental

§ Conclusions

(2)

Mise en contexte

®

CMOS: Semi-conducteur formé de deux types de transistors NMOS et PMOS.

®

NMOS : dopé négativement

®

PMOS : dopé positivement

QuickTime™ et un décompresseur sont requis pour visionner cette image.

Mise en contexte

But d’utilisation du CMOS:

1. Avoir une faible dissipation de courant Utilisation dans les appareils à piles

2. Utilisation dans les appareils à piles

o Ordinateurs

o Portables

3. Permettre de garder en mémoire la date, l’heure, le mot de passe éventuel et les paramètres du système

(3)

Problématique

l

Quel est le facteur qui influe le plus la puissance et les caractéristiques de vitesse dans la conception les caractéristiques de vitesse dans la conception d’un CMOS ?

Objectifs

®

Atteindre une performance maximale

®

Choisir les facteurs critiques pour :

1.

Diminuer la consommation de puissance

1.

Diminuer la consommation de puissance

2.

Diminuer le temps de réponse du circuit

®

Concevoir un plan d’expérience qui minimise le

nombre de traitements

(4)

Détermination des facteurs

N° Nom du facteur Modalités

Min(-1) Max(+1)

1 Largeur du NMOS (um) 0.5 5

2 Largeur du PMOS (um) 0.75 5

3 Voltage (V) 1.5 3.5

4 Température (

°

C) -5 95

5 Capacité (pF) 5 5000

Détermination des variables

® Deux variables de réponses :

1. La consommation de puissance totale

2. Le temps de réponse du circuit

® Méthode de mesure : le logiciel de

cadence dans les laboratoires pour la

simulation de circuits.

(5)

Design Expérimental

l

Plan factoriel fractionnaire à deux modalités

l

2

^{(5-1) =}

16 traitements

l

Niveau de résolution V

l

Degré de fractionnement 1/2

Design Expérimental

(6)

Conclusions

Variable de puissance:

Petite consommation de puissance

=

Petit voltage d’entrée

ET

Effet d’interaction entre les largeurs du PMOS et CMOS

Conclusions

Variable du temps de réponse du circuit:

Petit temps de réponse

=

Effet d’interaction entre la température et la capacité Effet d’interaction entre la température et la capacité

ET

Effet du voltage ET

Effet de la largeur du PMOS ET

Effet de la largeur du NMOS ET

Effet d’interaction entre la largeur du NMOS et le voltage

(7)

Analyse du design d’un CMOS CMOS