Les techniques de conversion A/N Tiré de Conversion A/N M. Declercq EPFL et Cours d’Electronique 3 chap. 4, M.Tognolini EIG

(1)

Les techniques de conversion A/N

Tiré de Conversion A/N M. Declercq EPFL et Cours d’Electronique 3 chap. 4, M.Tognolini EIG

M.Tognolini

Institut d’Automatisation Industrielle, Haute Ecole d’Ingénieurs et de Gestion - Vaud

21 décembre 2010

M.Tognolini (HEIG-VD iAi) Les techniques de conversion A/N 21 décembre 2010 1 / 50

Plan

1

Conversion A/N : Introduction

2

Conversion A/N par intégration

3

Conversion A/N par intégration numérique : incrémental

4

Conversion A/N par approximations successives

5

Conversion A/N Cyclique

6

Conversion A/N rapide FLASH

7

Conversion A/N Delta-Sigma ∆ − Σ

(2)

Conversion A/N : Introduction

Les grandes familles des convertisseurs A/N 1/2

Conversion A/N par intégration.

Très haute précision (jusqu’a 16 bit).

Temps de conversion long (2

ⁿ

cycles d’horloge).

Intégration difficile.

Applications : Instrumentation, multimètres, température....

Conversion A/N par approximations successives.

Moyenne à haute précision (jusqu’a 10-14 bit).

Temps de conversion moyen (n cycles d’horloge).

Excellent compromis vitesse précision prix.

Applications : Audio, instrumentation,contrôle.

Conversion A/N : Introduction

Les grandes familles des convertisseurs A/N 2/2

Conversion A/N Flash.

Faible résolution et précision (jusqu’a 6 - 8 bit).

Temps de conversion très court (1 à 2 cycles d’horloge).

Dissipation élevée et coût élevé.

Applications : Traitement rapide du signal, oscilloscopes, IRM...

Conversion A/N ∆-Σ.

Très haute précision (jusqu’a 24 bit).

Temps de conversion long (

>

2

ⁿ

cycles d’horloge).

(3)

Conversion A/N par intégration

Convertisseur A/N à simple rampe

Clock

n bit Counter

D0 D3 Dn

Digital output

Res Count

CK

RESET Uref

uin(t)

C R

ux(t) Reset CONV

+

−

+

−

Principe : Le temps de comptage est proportionnel à Uin u

_x

(t) = − U

_REF

t

RC (1)

Convertisseur A/N à simple rampe : principe

ux(t)

t u

Uin2 Uin1

T2 T1 Uref < 0

Data Out

#Uin1 0

ux(T1) = Uin1

Défauts :

La conversion dépend des valeurs de R et C qui dépendent à leur tour de le température et l’humidité ...

Elle dépend aussi de la stabilité en température de la base de temps. (On utilisera un quartz)

Les offset de l’amplificateur opérationnel sont intégrés et introduisent une erreur qui peut être importante si le temps de

conversion (intégration) est long.

(4)

Convertisseur A/N à double rampe

+

− uin(t)

+

− R C

RESET

−Uref

Ctrl

n bit Counter ux(t)

CK

Digital output

D0 Dn

Count

Clock mode

Principe :

1 On intègre Uin pendant une durée fixe T 0.

2 On intègre−Uref jusqu’a quand ux =0 et on mesure le temps T 1.

Convertisseur A/N à double rampe : principe

Tension ux(t)à la sortie de l’intégrateur.

T0 fixe T1

V1

0 t

Uin1 Uin2<Uin1

T2

V1 = ux(t =T0) = −Uin1

T0

RC ux(T0 +T1) = U1 +Uref

T1

RC =0 Uin1 = U_ref T 1

T 0 Avantages :

1 Ne dépend pas de RC si la variation est lente.

(5)

Convertisseur A/N à double rampe avec autozéro

Convertisseur A/N à double rampe : Produits existants.

Liste des convertisseurs double rampe [Tieze-Schenk]

(6)

TC850 typical application

Notes

(7)

Intégration numérique à simple rampe

N A

CLOCK

ck ck Uin comp

Ux

Sortue num.

n bit COMPTEUR

n

− +

&

Principe : L’intégration se fait dans le domaine numérique par un compteur. La

grandeur intégrée(numérique) est convertie par un convertisseur D/A en une grandeur continue qui sera comparée à la tensin d’entrée.

Intégration numérique à simple rampe 2

Signaux caractéristiques

Uin

t,k u

ck

La précision dépend du convertisseur N/A.

1 Avantage : Intégrale

numérique facile à réaliser.

2 Inconvenient : On repart à zéro à chaque conversion (lent)

(8)

Convertisseur Tracking

DAC08

2 x 74HC191

CLK

+

- Vin

Vx Lm311 bi

UP/Down

D0 D7

Principe : La valeur intégrée poursuit la tension d’entrée

Tracking converter : principe

Signaux caractéristiques

La précision dépend du convertisseur N/A.

1 Avantage : Rapide, ne repart pas à zéro.

2 Inconvenient : La grandeur à convertir doit varier lentement pa rapport au CK.

(9)

Conversion A/N par intégration numérique : incrémental

Convertisseur Incrémental, double rampe

Principe : Le convertisseur incrémental est un convertisseur de type double rampe mais avec des pas discêts de la valeur integré, il est réalisé avec la technique des capacités commutées.

Schéma : Convertisseur Incrémental

Uin

Ur

−

+ +

S3 − S2 S1

C1

S4

S5

C2

Uout cmp

Uc1 i1

i2 Uc2

Sortie Num.

ud(k) NumériqueFiltre

Logique controle Switches Si

(10)

Convertisseur incrémental : Fonctionnement

Initialisation : au début de chaque conversion

Uin

Ur −

+ +

S3 − S2 S1

C1 S4

S5

C2

Uout cmp

Uc1 i1

i2 Uc2

Initialisation :

Tous les condensateurs sont déchargés, cette phase a lieu au début de chaque conversion.

UC1 =0 U_C2 =0

Convertisseur incrémental : Fonctionnement

Phase 1 : step1

Uin

Ur −

+ +

S3 − S2 S1

C1 S4

S5

C2

Uout cmp

Uc1

i2 Uc2

i1

Phase 1 : step 1

Charge de C1 avec la tension d’entrée UIN. U_C1 =UIN

QC1 =C1UIN

UC2 =0 Q_C2 =0 Uout =0

(11)

Convertisseur incrémental : Fonctionnement

Phase 1 : step2

Uin Ur

−

+ +

S3 − S2 S1

C1 S4

S5

C2

Uout cmp

Uc1

i2 Uc2

i1

Phase 1 : step 2

C’est une phase intermédiaire, on

connecte S3 à la masse virtuelle de l’AO.

Aucun transfert de charge.

UC1 =UIN

QC1 =C1UIN

U_C2 =0 Q_C2 =0 Uout =0

Convertisseur incrémental : Fonctionnement

Phase 1 : step3

Uin Ur

−

+ +

S3 − S2 S1

C1 S4

S5

C2

Uout cmp

Uc1

i2 Uc2

i1

Phase 1 : step 3

Un transfert de charge entre C1 et C2 a lieu. C1 se décharge à travers C2. Le courant qui traverse C1 et C2 est le même at au terme du transitoire on obtient : U_C1 =0

QC1 =0

∆QC2 =C2∆UC2 =−QC1(step1) =

−C1UIN

∆U_C2 =−C1UIN/C2

∆Uout =−∆UC2 =C1/C2(UIN)

(12)

Convertisseur incrémental : Fonctionnement

Tension Uout après 2ⁿ cycles

0 k

2^(n) Uout

Initialisation

step1

step2

step3

k = 2^n non oui

Phase 1

On incrémente ainsi la tension Uout de

∆Uout 2ⁿ fois. On atteint dés lors le nveau :

Uout =2ⁿC1 C2UIN

Convertisseur incrémental : Fonctionnement

Phase 2 : step1, Intégration de Ur

Uin

Ur −

+ +

S3 − S2 S1

C1 S4

S5

C2

Uout cmp

Uc1

i2 Uc2

i1

Phase 2 : step 1

Le but est maintenant d’intégrer Ur < 0 pour décrémenter Uout jusqu’à zéro. On commence par décharger C1, mais sans toucher à la charge de C2.

U_C1 =0 QC1 =0 Q_C2 =C2Uout

(13)

Convertisseur incrémental : Fonctionnement

Uin

Ur −

+ +

S3 − S2 S1

C1 S4

S5

C2

Uout cmp

Uc1

i2 Uc2

i1

Phase 2 : step 2 intermédiaire

Aucun transfert de charge (la tension de sortie reste constante).

U_C1 =0 QC1 =0 QC2 =C2Uout

Convertisseur incrémental : Fonctionnement

Uin

Ur −

+ +

S3 − S2 S1

C1 S4

S5

C2

Uout cmp

Uc1

i2 Uc2

i1

Phase 2 : step 3 Carge de C1 avec Ur

Transfertb de charge entre C1 et C2 U_C1 =Ur

∆QC1 =C1Ur

Le même courant i de charge parcourt C1 et C2 pendant le mème temps alors :

∆Q_C1 = ∆Q_C2 =C2∆U_C2

∆Uout =−∆UC2 =−C1 C2Ur

Ceci est le décrément Ur >0 qui a lieu à chaque fois que on répète la phase 2.

(14)

Convertisseur incrémental : Fonctionnement

Tension Uout après N cycles de phase 2 Uout

0

2^ n Phase 1 N Phase2

e k

On décrémente ainsi la tension Uout de

∆Uout N fois jusqu’au moment où Uout <0.

On atteint dés lors le nveau :

Uout =2ⁿC1

C2UIN −NC1

C2Ur =e

Idéalement on devrait s’arréter lorsque Uout =0 mais il reste une erreur

|e|< C1 C2Ur

Convertisseur incrémental : Fonctionnement

Initialisation

step1

step2

step3

k = 2^n non oui

Phase 1

step 1

step 2

2^n fois

On peut, en comptant le nombre de phases 2 N retrouver la valeur de la tension d’entrée Uin

Uin = ₂^NnUr + ₂^en = ₂^NnUr +ǫ

(15)

Convertisseur Incrémental, exemple pratique

La tension Uin est donnée par : Uin = ₂^NnUr

La plage d’entrée du convertisseur est alors :

1

2ⁿUr <U_in < ²₂ⁿnUr

Pour Ur =5(V)et n =16(bit)on aura : 76.3(µV)<Uin <5(V)

La tension à la sortie de l’intégrateur incrémental vaudra : Uout =2ⁿU_in^C1_C2 → ^C1_C25(V)<Uout < ^C1_C2327680(V)

Avec un rapport C1/C2=0.1 on obtient : 0.5(V)<Uout <32768(V)! !

Pour le LSB : Uin = et ∆Uout =

Conversion A/N par approximations successives

Convertisseur approximations successives.

Principe :

On divise l’intervalle V_Ref en sections de plus en plus petites, pour y situer Uin

avec une précision croissante.

Au terme de chaque étape, on se concentre uniquement sur la section utile dans laquelle on a situé Uin en négligeant les autres.

Ces sections utiles sont de plus en plus petites.

Le processus commence donc par déterminer le MSB en situant Uin dans une des 2 sections de largeur V_Ref/2.

Un convertisseurs à n-bits demande n étapes successives de comparaison

(16)

Convertisseur approximations successives.

Succession des étapes de décision et des divisions successives de l’intervalle V_Ref

Exemple.

(17)

Schéma de principe.

Fonctionnement

(18)

Convertisseur approximations successives : Cyclique.

1 On teste d’abord si Uin −URef/2>0

2 On affecte le bit MSB en fonction du test.

3 On élimine la partie inutile de l’echelle et on remet la partie utile entre 0 et U_Ref/2

4 On multiplie par 2

5 On recomence le tout pour le bit suivant....

Conversion A/N Cyclique

Convertisseur Cyclique

Schéma de principe

(19)

Convertisseur Cyclique

Circuit à capacités commutées

− + S4

S5

Uout cmp

i1

Sortie Num.

ud(k) NumériqueFiltre

Logique controle Switches Si

S2 2x S/H S1

Uin

S3

2 1

− + C1 = 2C

C2=C Uc1

Uc2

C3=C Uc3 i3

Uref

Notes

(20)

Conversion A/N rapide FLASH

Convertisseur FLASH de base

2ⁿ −1 comparateurs rapides, forte consommation.

2ⁿ Résistances , incombrement élevé.

Forte capacité d’entrée, courants élevés à haute fréquence.

Conversion en un cycle d’hrloge, le plus rapide.

Précision limitée à 8 bit.

Cout éleve , forte dissipation thermique.

Decodeur de priorité

Circuit 74F148 (Philips)

(21)

Table de vérité

Circuit 74F148 (Philips)

Convertisseur FLASH subranging

A D Flash

4 bit A H D

S

A D

ui uin

uin − ul

+

N1 (MSB’s)

N2 (LSB’s) Flash

4bit

4bit um

erreur

2·2ⁿ⁻¹ −1 comparateurs rapides.

Plus faible encombrement que Flash.

Pour application video Conversion en deux cycles d’hrloge.

Précision limitée à 8 bit.

Faible cout.

(22)

Convertisseur Flash sub-ranging.

Avantages :

Pour un convertisseur 8 bit on a plus que 2 fois 16 comparateurs au lieu de 256.

Consommation plus faible.

Encombrement et prix inférieurs au convertisseur flash de base.

Inconvénients :

Temps de conversion plus long par rapport au convertisseur flash de base.

Un convertisseur D/A rapide et de précision est nécessaire (travaille su les 4 LSB).

La fonction différence sans erreurs d’offset et non lin. difficile à réaliser si très rapide.

Le deuxième A/D travaille seulement sur un dynamique 16 fois plus petite que la dynamique d’entrée.

Conversion A/N Delta-Sigma∆−Σ

Convertisseur ∆ − Σ d’ordre 1

+

A D A

− D

+ e y v

u

C’est sans doute le plus précis mais aussi le plus lent.

Les conversions A/D et D/A se résument au plus simple ( 1 bit).

La partie analogique peut être réalisée par la technique des capacitées commutées.

Bon marche et utilisé pour les

(23)

Convertisseur ∆ − Σ d’ordre 1

Réalisation dans domaine continu Réalisation dans domaine discret

Convertisseur ∆ − Σ d’ordre 1

Modèle discrêt

Intégration numérique de l’erreur.

Q est un quantificateur uniforme (1 bit)

La fréquence d’échantillonnage fs

doit être élevée par rapport à la freq max du signal f_B si on veut obtenire un bruit de quantification faible.

Facteur de suréchantillonnage OSR =fs/(2fB)

v est la sortie numérique sous forme de "bit-stream".

par foltrage numérique sur v on peut atteindre des résolutions allant

jusqu’a 24 bit !

(24)

Formes d’onde

Pour des valeurs de u constantes on obtient les signaux suivants :

Ici fs =1(Hz)

Modèle linéaire

Fonction de transfert du signal et du bruit.

y(k) = u(k) +y(k −1)−v(k −1)

V(z) = U(z) + (1−z⁻¹)E(z)

(25)

Bruit de quantification

L’erreur de quantification provenant du quantificateur 1 bit avec un pas de quantification q à une valeur efficace de :

e

_rms²

= q

²

/ 12 (2) si l’erreur e(k ) à une densité de probabilité uniforme.

Il s’ajit d’un bruit blanc et sa densité spectrale unilaterale vaut : Φ

e

( f ) = q

²

6f

_s

(3)

Dans notre cas q = 2 car v prend les valeurs +1 et − 1 donc

e

²_rms

= 1/3 et si on normalise à f

s

= 1(Hz) la desité spectrale du bruit sera de Φ

e

(f ) = 2e

²_rms

= 2/3.

Rapport Signal sur bruit de quantification

Si on intègre l’énergie du bruit de 0 à f

_B

= 1/(2 · OSR ) on obtient la variance au carré du bruit après filtrage dans la bande de base.

n

²_q

=

Z

_1/(2_·_OSR)

0

(2πf )

²

Φ

e

(f )df = π

²

9 ( OSR )

³

(4) Le rapport signal sur bruit de quantification vaut alors pour un signal d’entrée sinus d’amplitude A dont la valeur efficace au carré vaut u

_rms²

= A

²

/2 :

SNRQ = u

_rms²

e

_rms²

= 9A

²

( OSR )

³

2π

²