MANIPULATION sur la carte d’extension IO8‐ELA+ 1)

Phase Neutre  Terre 

1  2 

3  4 

+12V

MANIPULATION sur la carte d’extension IO8‐ELA+ 

1) Compléter le schéma pour commander le vérin avec les sorties 3 et 4 de la carte d’extension  et   alimenter en +12V DC cette carte. 

2) Enlever le circuit intégré IC1 (microcontrôleur PIC)  .Hors tension, mesurer la  résistance de la bobine  du relais 8 (sortie 8). 

Appareil utilisé :      Position :      Calibre : 

Mesure :                      r

 =   

Faire vérifier par un correcteur votre mesure ( à compléter par 0 (mauvais) ou 1 (bon))  Repérage bobine du relais  Utilisation du multimètre Signature du correcteur :

3) Alimenter en +12V DC le bornier d’alimentation de la carte . 

Appareil utilisé :       Position :      Calibre :   

Mesures :                       U

 = 

Sur le bornier des entrées (Attention : la masse du +12V est différente de la masse du +9V)

  U

=   

Faire vérifier par un correcteur votre mesure ( à compléter par 0 (mauvais) ou 1 (bon)) 

  Repérage  borniers Utilisation du 

multimètre 

Signature du  correcteur : 

+12VDC     

+9VDC       

1 :  Commun (bleu)  2 : fermeture (noir)  3 : ouverture (marron)  4 : terre (jaune/vert) 

4)   A quelle broche du PIC faut‐ il se connecter pour tester l’alimentation de celui‐ci ?  Numéro de broche : 

Appareil utilisé :           Position :    Calibre : 

Mesure :                     U

 = 

Faire vérifier par un correcteur votre mesure  ( à compléter par 0 (mauvais) ou 1 (bon))  Repérage  alimentation  PIC  Utilisation du multimètre Signature du correcteur :

5) D’après le document constructeur du BC 817‐16 , repérer le nom des broches de ce transistor  (Emetteur ; Base ; Collecteur) sur le schéma ci‐dessous : 

Relier la broche 2 de IC1 (PIC) à la broche 25 de  IC1 (PIC). 

D’après le schéma structurel, quel est le repère du transistor testé ?   

Repère du transistor testé :   

Mesurer les tensions suivantes : 

V

; V

; U

(tension aux bornes de R33) ; U

 (tension aux bornes de la bobine du  relais) 

Appeler un correcteur pour qu’il vérifie  le bon  repérage des bornes de mesures avant         d’alimenter. 

Appareil utilisé     

Position     

Calibre         

Mesures :   

V

=   

V

 =  U

 =   

U

 = 

Repérage          

signatures du  correcteur :   

Déduire de vos mesures aux 2) et 5) les intensités de courant en donnant la relation. 

I

 =    I

=   

Surligner sur le document constructeur  la valeur du coefficient d’amplification minimal  β  β MINI  = 

Donner la relation qui permet de vérifier qu’un transistor est bien saturé :   

Vérifier cette relation et conclure sur l’état du transistor. 

6) Insérer le circuit intégré IC1 (PIC) sur son support. 

A l’oscilloscope numérique, visualiser les signaux SOC1 (broche 15 de IC1) et SOC2 (broche 14 de  IC1) et imprimer les courbes obtenues (calibres 2V/div et 5ms/div) en mettant votre nom. Faire  vérifier par un correcteur avant d’alimenter la carte et imprimer les courbes avec son 

autorisation. 

  Sans aide du correcteur  Avec aide du correcteur 

Signature : 

Repérer les axes et les signaux sur les courbes . 

Mesurer (à faire apparaitre sur les courbes) la durée du cycle de SOC1 et SOC2. 

A l’oscilloscope numérique, visualiser les signaux SOC1 (broche 15 de IC1) et SOC2 (broche 14 de  IC1) et imprimer les courbes obtenues (calibres 2V/div et 50µs/div) en mettant votre nom. Faire  vérifier par un correcteur avant d’alimenter la carte et imprimer les courbes avec son 

autorisation. 

  Sans aide du correcteur  Avec aide du correcteur 

Signature : 

Repérer les axes et les signaux sur les courbes. 

Mesurer (à faire apparaitre sur les courbes) la période de SOC 1 et de SOC2 ; leur durée à l’état logique 

«  HAUT »  ainsi  que les tensions maximales de ces 2 signaux. 

durée d’un cycle ? 

Nombre d’impulsions émises pendant un cycle :  ________________________________________ 

Compléter le tableau suivant  (à compléter par «  validé  » ou « invalidé ») 

SOC2  SOC1  Circuit OC1  Circuit OC2 

0  0     

0  1  

1  0     

Quel est le nom des circuits OC1 et OC2 ? __________________________________ 

Quel est leur rôle ? __________________________________________________________________ 

__________________________________________________________________________________ 

7) Mémoire série EEPROM 93LC56A 

D’après le document constructeur, donner la capacité  de cette mémoire (nombre de cases  mémoires et sur combien de bits) : _______________________________________________ 

  Attention ,   rayer les mentions inutiles :  Mémoire morte  –  Mémoire vive 

Mémoire volatile  ‐  Mémoire effaçable électriquement   ‐  Mémoire « flashable »  Données transmises en série  ‐ Données transmises en parallèle 

7a)  A l’oscilloscope numérique, visualiser les signaux CS et CLK de IC2. Imprimer les courbes  obtenues (calibres 2V/div et 50µs/div) en mettant votre nom. Faire vérifier par un correcteur  avant d’alimenter la carte et imprimer les courbes avec son autorisation. 

  Sans aide du correcteur  Avec aide du correcteur 

Signature :   

Repérer les axes et les signaux sur les courbes. 

Mesurer (à faire apparaitre sur les courbes) la durée à l’état logique haut de CS et le nombre de cycles  d’horloge de CLK validés pendant que CS=1 

7b) A l’oscilloscope numérique, visualiser les signaux CLK et DI_µwire  (DI et DO) de IC2. Imprimer  les courbes obtenues (calibres 2V/div et 50µs/div) en mettant votre nom. 

Faire vérifier par un correcteur avant d’alimenter la carte et imprimer les courbes avec son  autorisation. 

  Sans aide du correcteur  Avec aide du correcteur 

Signature : 

Repérer les axes et les signaux sur les courbes. 

Faire apparaitre sur le signal DI_µwire  les codes binaires du mode, de l’adresse  et de la donnée de 3  couleurs différentes  ( repérer les différents bits : adresse par A7 ….. A0 , donnée par D7 …. D0 ) 

Surligner sur le document constructeur (tables 2‐1 et 2‐2), la ligne correspondant à vos chronogrammes. 

Combien de cycles d’horloge dure une trame (mode+adresse+donnée) ?__________________________ 

En déduire la valeur hexadécimale de l‘adresse : _____________ ________________________________ 

En déduire la valeur hexadécimale  de la donnée : ____________________________________________ 

Conclure précisément sur l’opération effectuée sur cette mémoire : _____________________________ 

______________________________________________________________________________________ 

______________________________________________________________________________________ 

8) PARAMETRAGE  de la centrale d’accès 

8a) Effectuer le câblage entre la carte d’extension IO8 et la centrale d’accès CT3000+ 

  Sans aide du correcteur  Avec aide du correcteur 

Signature :   

8b)  En présence d’un correcteur : 

Vérifier le bon paramétrage de la centrale (date et heure , identification périphérique)  Effacer l’utilisateur  __________ de la centrale d’accès 

Réaliser le paramétrage de la centrale pour que l’utilisateur  ________  (code clavier : _________ )   active  le relais n° 6 pendant  ______   s 

Procédure pour être en mode programmation   

Vérification périphérique identifié    

Effacement utilisateur 

Introduction nouvel utilisateur et de son code clavier   

Tempo relais   

Relation 

Signature du correcteur :   

( à compléter par 0 ( étape non réalisée) ou 1 (étape réalisée) ) 

BC 818

Type Marking Ordering Code Pin Configuration Package

BC 817-16

BC 817-25 BC 817-40 BC 818-16 BC 818-25 BC 818-40

Q62702-C1732 Q62702-C1690 Q62702-C1738 Q62702-C1739 Q62702-C1740 Q62702-C1505 6As

6Bs 6Cs 6Es 6Fs 6Gs

SOT-23

B E C

1 2 3

●

For general AF applications

●

High collector current

●

High current gain

●

Low collector-emitter saturation voltage

●

Complementary types: BC 807, BC 808 (PNP)

Electrical Characteristics

at T

= 25 ˚C, unless otherwise specified.

DC current gain

– I

= 100 mA; V

= 1 V

BC 817-16, BC 818-16 BC 817-25, BC 818-25 BC 817-40, BC 818-40 I

= 300 mA; V

= 1 V

BC 817-16, BC 818-16 BC 817-25, BC 818-25 BC 817-40, BC 818-40

h

100 160 250 60 100 170

160 250 350 – – –

250 400 630 – – –

V Collector-emitter breakdown voltage

I

= 10 mA

BC 817 BC 818

V

45 25

– –

– –

nA

µ

A Collector cutoff current

V

= 25 V

V

= 25 V, T

= 150 ˚C

I

– –

– –

100 50

Unit Values

Parameter Symbol

min. typ. max.

DC characteristics

Collector-base breakdown voltage I

= 100

A

BC 817 BC 818

V

50 30

– –

– – Emitter-base breakdown voltage, I

= 10

A V

5 – –

Collector-emitter saturation voltage

V I

= 500 mA; I

= 50 mA

V

– – 0.7

Base-emitter saturation voltage

I

= 500 mA; I

= 50 mA

V

– – 2

nA Emitter cutoff current, V

= 4 V I

– – 100

MHz Transition frequency

I

= 50 mA, V

= 5 V, f = 20 MHz

f

– 170 –

AC characteristics

pF Output capacitance

V

= 10 V, f = 1 MHz

C

– 6 –

Input capacitance V

= 0.5 V, f = 1 MHz

C

– 60 –

1) Pulse test:t≤300µs,D≤ 2 %.

93LC56A/B

FEATURES

• Single supply with operation down to 2.5V

• Low power CMOS technology - 1 mA active current (typical) - 1 µA standby current (maximum)

• 256 x 8 bit organization (93LC56A)

• 128 x 16 bit organization (93LC56B)

• Self-timed ERASE and WRITE cycles (including auto-erase)

• Automatic ERAL before WRAL

• Power on/off data protection circuitry

• Industry standard 3-wire serial interface

• Device status signal during ERASE/WRITE cycles

• Sequential READ function

• 1,000,000 E/W cycles guaranteed

• Data retention > 200 years

• 8-pin PDIP/SOIC and 8-pin TSSOP packages

• Available for the following temperature ranges:

BLOCK DIAGRAM

DESCRIPTION

The Microchip Technology Inc. 93LC56A/B are 2K-bit, low-voltage serial Electrically Erasable PROMs. The device memory is configured as x8 (93LC56A) or x16 bits (93LC56B). Advanced CMOS technology makes these devices ideal for low power nonvolatile memory applications. The 93LC56A/B is available in standard 8-pin DIP, surface mount SOIC, and TSSOP packages. The 93LC56AX/BX are only offered in a 150-mil SOIC package.

PACKAGE TYPE

- Commercial (C): 0°C to +70°C - Industrial (I): -40°C to +85°C

Vcc Vss DI

CS

CLK

DO MEMORY

ARRAY

ADDRESS DECODER

ADDRESS COUNTER DATA

REGISTER OUTPUT

BUFFER

DECODEMODE

CLOCK GENERATOR

LOGIC

93LC56A/B

CS CLK DI DO

1 2 3 4

8 7 6 5

Vcc NC NC Vss

CS CLK DI DO

VCC NC NC Vss

93LC56A/B

NC Vcc CS CLK

NC Vss DO DI

93LC56A/BX 93LC56A/B

CS CLK DI DO

1 2 3 4

8 7 6 5

Vcc NC NC Vss TSSOP

SOIC SOIC

1 2 3 4 DIP

8 7 6 5

1 2 3 4

8 7 6 5

2K 2.5V Microwire ^® Serial EEPROM

2.0 PIN DESCRIPTION

2.1 Chip Select (CS)

A high level selects the device; a low level deselects the device and forces it into standby mode. However, a pro- gramming cycle which is already in progress will be completed, regardless of the Chip Select (CS) input signal. If CS is brought low during a program cycle, the device will go into standby mode as soon as the pro- gramming cycle is completed.

CS must be low for 250 ns minimum (TCSL) between consecutive instructions. If CS is low, the internal con- trol logic is held in a RESET status.

2.2 Serial Clock (CLK)

The Serial Clock is used to synchronize the communi- cation between a master device and the 93LC56A/B.

Opcode, address, and data bits are clocked in on the positive edge of CLK. Data bits are also clocked out on the positive edge of CLK.

CLK can be stopped anywhere in the transmission sequence (at high or low level) and can be continued anytime with respect to clock high time (TCKH) and clock low time (TCKL). This gives the controlling master freedom in preparing opcode, address, and data.

CLK is a “Don't Care” if CS is low (device deselected).

If CS is high, but START condition has not been detected, any number of clock cycles can be received by the device without changing its status (i.e., waiting for START condition).

CLK cycles are not required during the self-timed WRITE (i.e., auto ERASE/WRITE) cycle.

After detection of a START condition the specified num- ber of clock cycles (respectively low to high transitions of CLK) must be provided. These clock cycles are required to clock in all required opcode, address, and data bits before an instruction is executed (Table 2-1 and Table 2-2). CLK and DI then become don't care inputs waiting for a new START condition to be detected.

2.3 Data In (DI)

Data In is used to clock in a START bit, opcode, address, and data synchronously with the CLK input.

2.4 Data Out (DO)

Data Out is used in the READ mode to output data syn- chronously with the CLK input (TPD after the positive edge of CLK).

This pin also provides READY/BUSY status information during ERASE and WRITE cycles. READY/BUSY sta- tus information is available on the DO pin if CS is brought high after being low for minimum chip select low time (TCSL) and an ERASE or WRITE operation has been initiated.

The status signal is not available on DO, if CS is held low during the entire ERASE or WRITE cycle. In this case, DO is in the HIGH-Z mode. If status is checked after the ERASE/WRITE cycle, the data line will be high to indicate the device is ready.

TABLE 2-1 INSTRUCTION SET FOR 93LC56A

Instruction SB Opcode Address Data In Data Out Req. CLK Cycles

ERASE 1 11 X A7 A6 A5 A4 A3 A2 A1 A0 — (RDY/BSY) 12

ERAL 1 00 1 0 X X X X X X X — (RDY/BSY) 12

EWDS 1 00 0 0 X X X X X X X — HIGH-Z 12

EWEN 1 00 1 1 X X X X X X X — HIGH-Z 12

READ 1 10 X A7 A6 A5 A4 A3 A2 A1 A0 — D7 - D0 20

WRITE 1 01 X A7 A6 A5 A4 A3 A2 A1 A0 D7 - D0 (RDY/BSY) 20

WRAL 1 00 0 1 X X X X X X X D7 - D0 (RDY/BSY) 20

TABLE 2-2 INSTRUCTION SET FOR 93LC56B

Instruction SB Opcode Address Data In Data Out Req. CLK Cycles

ERASE 1 11 X A6 A5 A4 A3 A2 A1 A0 — (RDY/BSY) 11

ERAL 1 00 1 0 X X X X X X — (RDY/BSY) 11

EWDS 1 00 0 0 X X X X X X — HIGH-Z 11

EWEN 1 00 1 1 X X X X X X — HIGH-Z 11

READ 1 10 X A6 A5 A4 A3 A2 A1 A0 — D15 - D0 27

WRITE 1 01 X A6 A5 A4 A3 A2 A1 A0 D15 - D0 (RDY/BSY) 27

WRAL 1 00 0 1 X X X X X X D15 - D0 (RDY/BSY) 27