Conception d'un transistor vertical à base de Nitrure de Gallium

Département de génie électrique et de génie informatique

CONCEPTION D’UN TRANSISTOR

VERTICAL DE TYPE MOSVFET À BASE

DE NITRURE DE GALLIUM

Mémoire de maitrise

Spécialité : génie électrique

Marie-Clara PÉPIN

Sherbrooke (Québec) Canada

MEMBRES DU JURY

Hassan MAHER

Ali SOLTANI

Abdelatif JAOUAD

Le nitrure de gallium (GaN) est un semi-conducteur devenu suffisamment mature en termes de qualité du matériau et des procédés technologiques pour être utilisé dans des applica-tions en (opto-)électronique. Ses propriétés physico-chimiques exceptionnelles, comme sa large bande interdite et sa grande vitesse de dérive, en fond un candidat de choix parti-culièrement adapté pour des dispositifs en électronique de puissance. À ce jour, plusieurs technologies bénéficient des performances du GaN via des transistors à effet de champ comme ceux à grille isolée sur une hétérostructure spécifique (MOS)HEMTs (High electron mobility transistors). Cependant, le fonctionnement latéral de ces (MOS)HEMTs présente deux inconvénients majeurs [1] : la présence d’un courant de fuite en surface causé par un fort champ électrique et un auto-échauffement marqué du au fait que le courant traverse un canal confiné en 2 dimensions.

De nouvelles structures de type MOSVFET (Metal-oxide-semiconductor vertical field-effect-transistor ) ont été proposées pour contourner ces inconvénients en plaçant le drain face arrière du dispositif de manière à imposer une conduction verticale.

De par leurs résultats des plus prometteurs en tension seuil, en tension de claquage et en ré-sistance à l’état passant, les études sur ces structures intéressent davantage la communauté scientifique même si la technologie est encore en cours de développement et d’optimisation. L’objectif de ce projet est de concevoir et simuler un transistor vertical à base de GaN de type MOSVFET à accumulation (sans l’ajout de zones p-GaN) en faisant varier différents paramètres (dimensions, dopages et topologie) afin d’optimiser ses performances.

Mots-clés : Transistors verticaux, MOSVFET (Fin Power FET), Nitrure de gallium (GaN), Substrat GaN, Tension de claquage (VBR), Résistance spécifique à l’état passant

Je tiens d’abord à remercier mon directeur de maîtrise, Professeur Hassan Maher, pour m’avoir aidé, conseillé et soutenu tout au long du projet. Je souhaite également remercier Professeur Ali Soltani pour ces nombreux conseils concernant les simulations et la rédaction des rapports. De plus, un grand merci au Professeur Abdelatif Jaouad pour avoir accepté d’être l’évaluateur de ce manuscrit.

Je remercie aussi tout le groupe III-V GaN de l’UdeS pour l’entraide et la cohésion entre les membres. Plus particulièrement, je tiens à remercier Soundoss Maher, Meriem Bouchilaoun et Miftaha el Yazghi Ezzahni pour leur soutien moral et leur dynamisme. Finalement, je remercie Hughes La Vigne, ancien stagiaire du groupe GaN, pour sa collaboration.

TABLE DES MATIÈRES

1 INTRODUCTION 1

2 GÉNÉRALITÉS SUR LES TRANSISTORS DE PUISSANCE À BASE

DE GAN 3

2.1 Besoins de l’électronique de puissance . . . 3

2.1.1 Semi-conducteurs d’intérêt à large bande interdite . . . 5

2.1.2 Propriétés de transport électronique et thermique . . . 5

2.1.3 Semi-conducteurs intéressants en électronique de puissance . . . 6

2.1.3.1 Le nitrure de gallium . . . 6

2.1.3.2 Le carbure de silicium . . . 7

2.2 Transistors HEMTs AlGaN/GaN . . . 9

2.2.1 Transistors HEMTs à enrichissement . . . 10

2.2.2 Inconvénients des HEMTs . . . 11

3 ÉTAT DE L’ART DES TRANSISTORS DE PUISSANCE À STRUC-TURE VERTICALE À BASE DE GAN 12 3.1 État de l’art des différents transistors verticaux à base de GaN . . . 12

3.1.1 Transistor vertical à hétérojonction et à effet de champ (VHFET) . 12 3.1.2 Transistor MOS vertical à effet de champ (MOSVFET) . . . 13

3.1.2.1 MOSVFET à inversion (ou GaN Trench MOSFET ) . . . . 13

3.1.2.2 MOSVFET à accumulation (ou Fin Power FET ) . . . 14

3.1.3 Transistor de courant électronique vertical à ouverture (CAVET) . 16 3.1.3.1 CAVET à canal non-incliné . . . 16

3.1.3.2 CAVET à canal incliné . . . 17

3.1.4 Comparaison des différentes architectures verticales . . . 17

3.2 Historique et progrès concernant la fabrication des transistors les plus pro-metteurs . . . 19

3.2.1 CAVET . . . 19

3.2.2 MOSVFET à accumulation . . . 22

3.3 De l’état de l’art aux objectifs du projet . . . 22

3.3.1 Objectifs . . . 23

4 SIMULATION D’UN MOSVFET À ACCUMULATION DANS LE LO-GICIEL TCAD SENTAURUS 24 4.1 Présentation des paramètres et des modèles sélectionnés dans la simulation 24 4.1.1 Présentation de la structure du MOSVFET . . . 24

4.1.2 Maillage . . . 26

4.1.3 Définition des contacts . . . 26

4.1.4 Description des modèles utilisés . . . 28

4.1.4.1 Facteur de normalisation du courant . . . 28

4.1.4.2 Modèle de vitesse et mobilité des porteurs . . . 29

4.1.4.3 Modèles de recombinaison . . . 31

4.1.5 Caractéristiques de sortie (Outputs) . . . 31

4.1.6 Paramètres des matériaux . . . 31

4.1.7 Définition de l’extraction des caractéristiques. . . 32

4.2 Comparaison des résultats de simulation avec ceux la littérature . . . 32

5 OPTIMISATION D’UN TRANSISTOR MOSVFET À BASE DE GAN 35 5.1 Structure de démarrage . . . 35

5.2 Impact de la longueur grille-à-grille Lgtg . . . 36

5.3 Impact de la forme des coins de grille côté drain . . . 37

5.4 Impact d’un oxyde composite SiO2/Al2O3 . . . 39

5.5 Impact du dopage de la zone de dérive . . . 41

5.6 Couche canal n−GaN/n+GaN . . . 43

5.6.1 Impact du dopage variable de la couche canal n+_{GaN . . . . 44}

5.6.2 Impact de l’épaisseur de la couche canal n+_{GaN . . . . 45}

5.6.3 Couche optimale pour le canal n+GaN . . . 46

6 CONCLUSION 48

LISTE DES FIGURES

2.1 Énergie de gap en fonction du paramètre de maille de différents matériaux

III-V [2]. . . 5

2.2 Structure d’un AlGaN/GaN HEMT latéral. . . 10

3.1 Structure d’un transistor vertical à hétérojonction et à effet de champ (VH-FET) [3]. . . 13

3.2 Structure d’un transistor GaN vertical à effet de champ MOSVFET à in-version [4]. . . 14

3.3 Schéma de MOSVFET à accumulation. . . 15

3.4 Structure d’un AlGaN/GaN CAVET [5]. . . 16

3.5 CAVET à canal incliné. . . 17

3.6 Résistance à l’état passant RON en fonction de la tension de claquage Vbr des différentes architectures de transistors verticaux à base de GaN. . . 19

3.7 Schéma du parcours des fuites dans un CAVET représenté par les flèches de couleurs gris pâles[6] . . . 20

4.1 Schéma de la structure de calibrage d’un MOSVFET sans p-GaN. . . 25

4.2 Illustration du maillage généré par SNMESH. . . 27

4.3 Comparaison entre les caractéristiques de transfert du MOSVFET simulée et celui de l’article de référence. . . 33

4.4 Comparaison entre les caractéristiques de sortie du MOSVFET simulée et celui de l’article de référence.. . . 33

4.5 Cartographie du champ électrique dans Sentaurus (SVisual) pour une ten-sion de drain VD=697V. Structure avec des coins de grilles carrés. . . 34

5.1 Schéma de la structure de démarrage simulée dans TCAD Sentaurus. Les dimensions ne sont pas à l’échelle. . . 35

5.2 Impact de la longueur grille-à-grille Lgtg avec VGS = 0V . . . 37

5.3 Impact de l’arrondissement des coins de grilles sur la tension de claquage. . 38

5.4 Image SEM de la coupe transverse du canal d’un MOSVFET [1]. . . 38

5.5 Impact des coins de grilles triangulaires sur VBR. . . 39

5.6 Cartographie du champ électrique dans Sentaurus pour une tension de drain VD=697V. Structure avec des coins de grilles triangulaires (Xgate = Y gate = 100 nm). . . 39

5.7 Configuration topologique de l’oxyde de grille. Une couche Al203 (15nm) est disposée tout autour des grilles pour contrôler le canal. Une couche SiO2 est rajouté côté drain pour constituer l’oxyde composite Al203/SiO2.. . . . 40

5.8 Impact de l’épaisseur du SiO2 de la couche composite sur la tension de claquage VBR et la résistance à l’état passant RON. . . 41

5.9 Caractéristiques du courant de sortie pour différentes configurations, avec et sans oxyde composite de grille. . . 41

5.10 Structure simulée d’un MOSVFET avec une couche de dérive dopée (a) 5×1016 cm−3 et (b) 1×1016 cm−3. . . 42 5.11 Impact de l’épaisseur du SiO2sur la tension de claquage VBRet la résistance

à l’état passant RON pour deux dopage différents de la zone de dérive. . . . 42 5.12 Caractéristique du courant pour 2 différents dopages de la zone de dérive

(5e16 cm−3 et 1e16 cm−3). . . 43 5.13 a) Structure d’un MOSVFET avec une couche à dopage variable n-GaN/n+GaN

b) Agrandissement de l’image dans la zone du canal. . . 44 5.14 . . . 44 5.15 Structures présentant la variation de l’épaisseur de la couche canal n+GaN. 45 5.16 Impact de l’épaisseur de la couche n+GaN. . . 46 5.17 Caractéristiques des différentes configurations du MOSVFET simulé. . . . 47

LISTE DES TABLEAUX

2.1 Caractéristiques physiques des semi-conducteurs intrinsèques massifs per-tinents à l’électronique de puissance. Valeurs prises à une température de 300 K [7]. . . 8 2.2 Figures de mérite des semi-conducteurs intrinsèques massifs pertinents à

l’électronique de puissance. . . 9

3.1 Comparaison des différents types de transistors verticaux à base de GaN en termes de tension de claquage Vbr, de résistance spécifique RON et de tension seuil Vth. . . 18

4.1 Comparaison des dimensions et des dopages de la structure de calibrage avec celle simulée dans le logiciel TCAD Sentaurus. . . 26 4.2 Coefficients utilisés dans le modèle de mobilité Arora pour les électrons. . . 30 4.3 Paramètres des matériaux utilisés dans le logiciel TCAD Sentaurus. . . 31

5.1 Dimensions et dopages de la structure de démarrage dans le logiciel TCAD Sentaurus. . . 36

Symbole Définition

x Composition d’aluminium dans l’AlxGa1−xN

RON Résistance spécifique [mΩ · cm2]

gm Transconductance [S]

Vth Tension seuil de grille [V]

Vbr Tension de claquage [V]

Eg Énergie de gap [eV]

µ Mobilité des porteurs [cm2_/Vs]

vsat Vitesse de saturation des porteurs[cm/s]

r Permittivité relative

Ebr Champ de claquage [V/cm]

κ Conductivité thermique [W/cm◦C]

Lap Longueur de l’ouverture entre les couches isolantes CBLs [µm]

Nap Dopage de l’ouverture entre les couches isolantes CBLs [cm−3]

Lgtg Longueur grille-à-grille dans les transistors MOSVFET [µm]

tg Hauteur des grilles dans les transistors MOSVFET [µm]

LISTE DES ACRONYMES

Acronyme Définition

HEMT Transistor à grande mobilité électronique (High electron mobility transistor )

CAVET Transistor de courant électronique vertical à ouverture (Current Apertured Vertical Electron Transistor ) VHFET Transistor vertical à hétérojonction et à effet de champ

(Vertical heterojunction field-effect transistor ) MOSVFET Transistor MOS vertical à effet de champ

GaN Nitrure de gallium

AlxGa1−xN Nitrure d’aluminium-gallium dont la concentration d’Al est de x

UID GaN Nitrure de gallium non-intentionnellement dopé GaN :Mg Nitrure de gallium dopé au magnésium

CBLs Couches permettant de bloquer le courant (Current blocking layers)

HBLs Couches hybrides permettant de bloquer le courant (Hybrid blocking layers)

2DEG Gaz d’électrons à 2 dimensions (Two-dimensional electron gas)

MOCVD Épitaxie en phase vapeur aux organométalliques (Metal-organic chemical vapor deposition) MBE Épitaxie par jet moléculaire

(Molecular beam epitaxy)

FOM Figure de mérite

(Figure of merit )

JFM Figure de mérite de Johnson (Johnson’s figure of merit ) KFM Figure de mérite de Keye

(Keye’s figure of merit )

BFM Figure de mérite de Baliga pour la commutation de puissance (Baliga’s figure of merit for power-switching)

BHFM Figure de mérite de Baliga pour la commutation de puissance à haute fréquence (Baliga’s figure of merit for high-frequency power-switching )

CHAPITRE 1

INTRODUCTION

La micro-nanoélectronique est omniprésente dans notre société et est même devenue in-contournable pour de nombreuses applications, comme celle du transport grand public. Parallèlement, l’industriel cherche à miniaturiser à faibles coûts les systèmes électroniques pour réduire la consommation d’énergie et augmenter la rapidité des systèmes. Aussi, puisque les défis mondiaux à venir nous impose une industrie à faible empreinte carbone, il est devenu primordial d’utiliser l’énergie à son plein potentiel pour améliorer l’efficacité énergétique des systèmes électroniques.

Dans ce contexte, le développement de dispositifs en électronique de puissance utilisant des matériaux à base de silicium (Si), de carbure de silicium (SiC) et de nitrure de gallium (GaN) ne cessent de s’amplifier. En effet, ces dispositifs ont une croissance économique régulière ayant une part de marché de 36.17 milliards de dollar US en 2015 et probablement de 41.73 milliards de dollar d’ici 2022 [8]. À titre d’exemple, les systèmes de conversion en électronique de puissance (PECS) sont des systèmes éco-énergétiques permettant le traitement du flux d’énergie dans les véhicules électriques et ceux-ci sont généralement fabriqués avec des transistors de commutation de puissance.

Le marché actuel des PECS est dominé par les technologies à base de silicium, un semi-conducteur disponible en très grande quantité pour lequel les coûts sont faibles et la tech-nologie de fabrication parfaitement maîtrisée. Toutefois, ces PECS présentent des pertes énergétiques élevées inhérentes aux limites physiques du matériau [9,10]. L’utilisation de matériaux semi-conducteurs à large bande interdite comme le SiC et le GaN est donc une alternative pour remédier aux défauts que présente le silicium. En effet, le nitrure de gallium (GaN) offre d’excellentes propriétés physico-chimiques pour des applications en électronique de puissance, en raison de son fort champ de claquage et de sa grande vitesse de dérive des porteurs.

À ce jour, les technologies à base de GaN sont utilisées en électronique de puissance avec des transistors horizontaux à effet de champ comme ceux à grille isolée sur une hétérostructure spécifique (MOS)HEMTs (High electron mobility transistor ).

Toutefois, de par leur fonctionnement latéral, cette architecture présente deux incon-vénients majeurs. Le premier réside dans un fort auto-échauffement du dispositif et le

deuxième consiste à une fuite de courant en surface en présence d’un fort champ élec-trique.

Pour éviter ces inconvénients, de nouveaux transistors à structure verticale à base de GaN ont été proposés dans la littérature. La redistribution du courant et du champ électrique à travers le matériau massif est une bonne alternative pour remédier à ces désavantages tout en améliorant la dissipation de la chaleur auto-générée. Il en existe plusieurs types dont les principaux sont les les VHFET (Vertical heterojunction field-effect transistor ), les MOSVFET (Metal-oxide-semiconductor vertical field-effect-transistor ) et les CAVETs (Current aperture vertical electron transistor ). En termes de tension seuil, de résistance à l’état passant et de tension de claquage, les études sur ces dispositifs intéressent davantage la communauté scientifique même si la technologie est encore en cours de développement et d’optimisation. Parmi ces structures, les MOSVFETs à accumulation semblent être les plus pratiques à ce jour en termes de procédé de fabrication puisque qu’ils sont composés exclusivement d’une épaisse couche de GaN dopé type N, sans dopage type P.

L’objectif de ce projet est de simuler et concevoir un transistor vertical à base de GaN de type MOSVFET à accumulation pour optimiser une structure (dimensions, dopages et topologie). Plus précisément, on cherche à concevoir un transistor ayant une tension de seuil positive, une tension de claquage supérieure à 1500 V et une résistance à l’état passant inférieure à 1 mΩ · cm2_.

Ce mémoire de maîtrise est divisé en 4 sections. La première consiste à expliquer les généralités nécessaires à la compréhension du projet. La deuxième présente un état de l’art permettant de situer le projet par rapport à ce qui a déjà été fait dans la littérature. La troisième section permet de justifier les différents paramètres et modèles numériques utilisés dans le logiciel TCAD Sentaurus afin de valider les résultats de simulation avec une structure MOSVFET dont les propriétés physiques et électriques sont déjà connues. Finalement, l’optimisation d’un transistor MOSVFET est présenté.

CHAPITRE 2

GÉNÉRALITÉS SUR LES TRANSISTORS DE

PUISSANCE À BASE DE GAN

Pour bien comprendre les transistors à base de GaN, il est d’abord important d’estimer les besoins de l’électronique de puissance, suivi d’une liste des matériaux pouvant la combler. La justification du choix du nitrure de gallium comme matériau de base est alors exposée. Finalement, le principe de fonctionnement des transistors (MOS)HEMTs et ses principaux inconvénients sont présentés.

2.1

Besoins de l’électronique de puissance

L’électronique de puissance englobe les dispositifs électroniques permettant la gestion et la conversion de l’énergie électrique. Par exemple, ces systèmes ont leur place dans différents domaines d’application comme celui de l’automobile, des locomotives électriques ou même de l’aéronautique. Par exemple, les systèmes de conversion en électronique de puissance (PECS) permettent le changement de la forme d’un signal alternatif (AC) en signal continu (DC), de DC en AC ou permettent tout simplement d’ajuster la tension et/ou la fréquence du signal. Pour ce faire, des transistors de commutation de puissance y sont généralement intégrés.

La demande grandissante de ces systèmes offrant le meilleur rendement possible pousse les chercheurs et les industriels à revoir les matériaux utilisés et leurs technologies. Dominé par les technologies à base de silicium, le marché actuel des PECS présente des dispositifs à pertes énergétiques élevées dues aux limites physiques du matériau. Une solution à ce problème est l’utilisation de matériaux plus stables à de hautes températures. Ainsi, la sélection d’un matériau adéquat pour la fabrication des transistors dans les PECS est indispensable et celle-ci se base sur plusieurs critères dont :

– Les propriétés physiques du matériau ;

– Les techniques et les procédés disponibles pour la fabrication des dispositifs et des matériaux ;

– Les coûts de la technologie selon le marché en vigueur et la fiabilité ;

En micro-nanoélectronique, les matériaux disponibles, de par leurs différentes propriétés physiques (énergie de bande interdite, vitesse de saturation, champ de claquage, etc), sont :

– Silicium (Si)

– Arsenure de gallium (GaAs) – Phosphure d’indium (InP) – Nitrure d’indium (InN) – Carbure de silicium (SiC)

– Nitrure de gallium (GaN) – Diamant (C)

– Nitrure d’aluminium (AlN) – Nitrure de bore (BN) – ...

Cependant, l’immaturité et le coût des procédés technologiques de certains de ces maté-riaux comme le BN et le diamant ne permettent pas leurs utilisations en tant que semi-conducteurs de base dans les transistors. En effet, pour qu’un matériau puisse être utilisé pour ces propriétés de transport électronique, celui-ci doit être monocristallin, doit pou-voir être dopé type n et/ou type p et, si possible, doit présenter des niveaux de dopage peu profonds (<3kT). Par exemple, les procédés permettant la synthèse de monocristaux de BN et le dopage du BN et du diamant ne sont pas encore maîtrisés. De plus, certains de ces matériaux comme le diamant ne peuvent pas avoir leur place en électronique de puissance à cause de leur coût trop élevé et de leur rareté. Ainsi, le BN et le diamant n’ont actuellement pas de viabilité technologique et économique.

Quant aux matériaux comme InP, AlN et InN, ceux-ci peuvent former des alliages binaires, ternaires ou quaternaires intéressants comme AlGaAs, InGaAs, AlGaN, InGaP, etc. Par exemple, la figure 2.1 illustre l’énergie de bande interdite des matériaux III-V en fonc-tion du paramètre de maille et de leur structure cristallographique. Pour les matériaux ayant des paramètres de maille similaires, la formation d’alliages est possible et permet de modifier avec précision l’énergie de bande interdite de la couche. Cela permet alors de modifier et contrôler le comportement électrique et les contraintes mécaniques des homo-ou hétérostructures. Cet aspect jhomo-oue un rôle très important dans la sélection des maté-riaux puisque ces alliages offrent la possibilité de faire de l’ingénierie de structures et de contraintes pour moduler la conductivité électrique des canaux conducteurs.

En somme, l’immaturité des procédés en termes de dopage concernant les matériaux BN, diamant, AlN et InN permettent de les éliminer de la liste des matériaux d’intérêt. Les matériaux restant et applicables à l’électronique sont donc Si, InP, GaAs, GaN et SiC.

2.1. BESOINS DE L’ÉLECTRONIQUE DE PUISSANCE 5

Figure 2.1 Énergie de gap en fonction du paramètre de maille de différents matériaux III-V [2].

2.1.1

Semi-conducteurs d’intérêt à large bande interdite

L’un des principaux critères pour l’électronique de puissance est la capacité du dispo-sitif à supporter de hautes températures et à avoir un champ de claquage élevé. Pour y arriver, il est nécessaire d’utiliser des semi-conducteurs à large bande interdite. Pre-mièrement, concernant la stabilité en température des matériaux à grand gap, celle-ci peut s’expliquer par la dépendance en température de la densité de porteurs intrinsèque (ni ∝ T3/2e−Eg/2kBT) ; plus l’énergie de la bande interdite Eg est élevée, plus l’impact

d’une élévation de température est faible. Deuxièmement, concernant le champ de cla-quage, plus l’énergie de bande interdite est grande, plus il faut appliquer de fortes tensions pour courber les bandes d’énergie et enclencher les différents mécanismes physiques de cla-quage comme celui de l’ionisation par impact. Ainsi, un matériau à large bande interdite offre des champs de claquage plus élevés et donc permet d’avoir des dispositifs ayant des puissances de sortie plus élevées.

En somme, cela indique que les semi-conducteurs à grand gap comme le GaN et le SiC sont plus stables à haute température et offrent des champs de claquages plus élevés au détriment du Si, InP, GaAs.

2.1.2

Propriétés de transport électronique et thermique

Un autre paramètre important pour l’électronique de puissance est la conductivité élec-trique des matériaux utilisés. Celle-ci est caractérisée par la mobilité des porteurs et leur

concentration. Plus la conductivité est grande, plus le dispositif électronique peut générer de forts courants. Ainsi, lors de la sélection des matériaux, il est important de considérer ceux offrant une grande mobilité et une grande concentration de porteurs.

La conductivité thermique est également un paramètre important à considérer ; plus elle est élevée, plus le matériau est conducteur de chaleur. Puisque les applications à haute puissance génèrent de hautes températures, les matériaux sélectionnés doivent pouvoir bien dissiper la chaleur pour ne pas dégrader les propriétés de transport et donc dégrader les performances du dispositif.

2.1.3

Semi-conducteurs intéressants en électronique de puissance

Après cette analyse, seuls les matériaux GaN et SiC ont la maturité nécessaire pour ré-pondre aux critères de l’électronique de puissance.

2.1.3.1 Le nitrure de gallium

Le nitrure de gallium (GaN) est un semi-conducteur à gap direct dit de type III-V puisqu’il est formé de gallium (groupe III du tableau périodique) et d’azote (groupe V). Il peut se cristalliser sous 2 formes ; la structure cristalline Wurtzite et la structure cristalline Zinc Blende.

La structure cristalline Zinc Blende est de forme cubique à faces centrées dont l’énergie de gap est de 3.2 eV et le paramètre de maille a est de 4.52 Å à 300 K [7]. Vu que cette structure est métastable, un contrôle précis des conditions expérimentales est requis afin de la synthétiser, ce qui la rend peu utilisée en électronique. De plus, la symétrie du GaN Zinc Blende génère une polarisation macroscopie nulle, ce qui requiert un dopage du matériau afin d’obtenir un canal conducteur.

Quant à la structure de type Wurtzite, celle-ci a ses atomes empilés de façon hexagonale dont l’énergie de gap est de 3,39 eV et les paramètres de maille sont a et c (3,189 Å et 5,178 Å respectivement) [7]. Puisque cette structure est thermodynamiquement stable, elle est la plus étudiée et la plus utilisée en électronique. L’avantage de cette configura-tion cristalline est qu’elle a une polarisaconfigura-tion macroscopique non nulle appelée polarisaconfigura-tion spontanée. Considérant que les atomes d’azotes ont une électronégativité plus importante que les atomes de gallium, un moment dipolaire se forme à chaque liaison Ga−N dont la somme non nulle forme un dipôle résultant parallèle à l’axe c (de l’atome d’azote vers l’atome de gallium). Cette polarisation, estimée à -0,029 C·m−2, génère une densité de charges surfaciques de signe opposé de 1, 8 × 1013 _cm −2 _{de part et d’autre du cristal.}

2.1. BESOINS DE L’ÉLECTRONIQUE DE PUISSANCE 7 Un des principaux intérêts du GaN est la possibilité de réaliser de l’ingénierie des struc-tures. Grâce aux alliages avec AlN et InN, la fabrication d’hétérostructures est possible, par exemple AlGaN/GaN. Lors de la croissance, le désaccord de maille entre les semi-conducteurs engendre une contrainte mécanique (tension ou compression) dans les couches permettant de renforcer ou d’affaiblir la polarisation. Ce phénomène est appelée polarisa-tion piézoélectrique. Ainsi, la polarisapolarisa-tion totale du semi-conducteur représente la somme de la polarisation spontanée et de la polarisation piézoélectrique. L’avantage de ces polari-sations est la possibilité d’obtenir un canal conducteur à l’interface d’une hétérostructure AlGaN/GaN appelé «2DEG» (two-dimensional electron gas) ayant une densité et une mobilité élevée. Ainsi, en réalisant de l’ingénierie des structures, la formation d’un puits d’électrons est possible sans l’ajout de dopage et, en travaillant selon le plan polaire, semi-polaire ou non polaire, différentes densités et propriétés de transport peuvent être obtenues.

2.1.3.2 Le carbure de silicium

Le carbure de silicium (SiC) est un semi-conducteur à gap indirect et il en existe plus de 200 types [7]. Toutefois, environ 95% des publications traitent des 3 structures les plus connues, soit le 3C, le 4H et le 6H.

La structure cristalline 3C-SiC est de type Zinc Blende (cubique à faces centrées) et son énergie de bande interdite est de 2.36 eV à 300 K [7]. Quant aux structures 4H et 6H, celles-ci sont hexagonales, similaires au wurtzite, et leurs énergies de bande interdite sont respectivement 3.23 eV et 3.0 eV à 300 K [7].

En comparant les propriétés physiques des différentes structures de SiC (énergie de bande interdite, champ de claquage, conductivité thermique,...), le 4H-SiC possède les plus avan-tageuses pour l’électronique de puissance. Alors, pour des fins de comparaison, le tableau 2.1 présente les caractéristiques physiques du GaN wurtzite et du 4H-SiC. Le silicium y est également intégré en tant que référence.

Pour mieux comparer les matériaux massifs afin de choisir le plus opportun pour les applications souhaitées, il est important de tenir compte des différents facteurs de mérite. Les 4 figures de mérite les plus répandues dans la littérature sont la JFM (Johnson’s figure of merit ), KFM (Keye’s figure of merit ), BFM (Baliga’s figure of merit for power-switching) et BHFM (Baliga’s figure of merit for high-frequency power-switching ) [11–14]

Tableau 2.1 Caractéristiques physiques des semi-conducteurs intrinsèques massifs pertinents à l’électronique de puissance. Valeurs prises à une tempé-rature de 300 K [7].

Matériaux/Paramètres Silicium GaN 4H-SiC (référence) wurtzite

Énergie de bande interdite Eg [eV] 1,12 3,39 3,23

Mobilité des électrons [cm2/Vs] 1400 1000 900 Vitesse de saturation 1,1 1,75 2,2

vsat [107 cm/s] (2,8)

Permittivité relative r 11,7 8,9 9,7

Champ de claquage Ebr [106 V/cm] 0,3 3,3 3

Conductivité thermique κ [W/cm·◦ C] 1,3 1,3 3,7

– La figure de mérite de Johnson (JFM) [11] décrit la capacité du matériau à tenir en puissance à haute fréquence et elle s’exprime comme suit :

J F M = vsatEbr 2π

2

(2.1)

où vsat est la vitesse de saturation et Ebr est le champ électrique de claquage dans

le semi-conducteur.

– La figure de mérite de Baliga (BFM) [13] indique la capacité du matériau à minimiser la résistance en mode passant RON pour la commutation de puissance et s’exprime

comme suit :

BF M = µnEg3 (2.2)

où  est la permittivité du matériau, µnest la mobilité des électrons et Egest l’énergie

de la bande interdite.

– La figure de mérite de Baliga [13] pour la commutation de puissance en haute fré-quence (BHFM) est :

BHF M = µnEbr2 (2.3)

– La figure de mérite de Keye (KFM)[14] tient compte des limitations thermiques du matériaux et s’exprime comme suit :

KF M = κr cvsat

4π (2.4)

où c est la vitesse de la lumière et κ est la conductivité thermique du matériau. Le tableau 2.2 résume les différentes valeurs concernant les figures de mérite par rapport à celle du silicium.

2.2. TRANSISTORS HEMTS ALGAN/GAN 9 Tableau 2.2 Figures de mérite des semi-conducteurs intrinsèques massifs per-tinents à l’électronique de puissance.

Matériaux/ Silicium GaN 4H-SiC Paramètres (référence) wurtzite

JFM 1 306 400

(784)

BFM 1 15 13

BHFM 1 86 64

KFM 1 1,4 4,4

À l’aide des tableaux2.1 et2.2, il est possible de remarquer que l’un des avantages du SiC est sa grande conductivité thermique, ce qui lui permet de mieux tenir en température que le GaN ; cela peut aussi être vu par la figure de mérite de Keye (KFM). Quant aux figures de mérite de commutation de puissance (BFM et BHFM), le GaN devance le SiC de quelque peu mais pas assez fortement pour pleinement se distinguer, ce qui rend les deux matériaux intéressants pour ces applications. Finalement, concernant la capacité du matériau à tenir en puissance à haute fréquence, la figure de Johnson (JFM) indique que le SiC devance le GaN. Toutefois, la valeur pour le GaN dépend de la vitesse de saturation sélectionnée ; soit celle de saturation ou celle du pic de survitesse.

Somme toute, le GaN et le SiC offrent des performances relativement similaires, hormis le fait que le SiC est plus robuste en température. Les principaux inconvénients du SiC sont qu’il est plus dispendieux que le GaN et qu’il ne permet pas de faire de l’ingénierie des structures. Ainsi, vu qu’un des avantages majeurs du GaN vis-à-vis du SiC est la possibilité de former des alliages et des hétérostructures, celui-ci est le matériau le plus opportun pour l’électronique de puissance.

2.2

Transistors HEMTs AlGaN/GaN

Grâce à l’alliage ternaire AlGaN dont l’énergie de bande interdite et le paramètre de maille peuvent être modulés en fonction du taux d’aluminium dans le matériau, des hétérostruc-tures telles que les HEMTs (High electron mobility transistor ), comme illustré à la figure 2.2, peuvent être fabriquées. L’intérêt de ces composants est que la structure n’a pas besoin d’avoir un matériau dopé type n pour former un canal conducteur. Sans même doper les matériaux, l’hétérojonction AlGaN/GaN permet la formation d’un gaz d’électrons libres (2DEG) d’une forte densité surfacique (∼ 1 × 1013 cm−2) dont la mobilité est deux fois supérieure à celle du GaN en volume [15]. En polarisant les électrodes de grille et de drain, ce canal conducteur permet au courant de traverser le dispositif de façon latérale entre la source et le drain.

Figure 2.2 Structure d’un AlGaN/GaN HEMT latéral.

2.2.1

Transistors HEMTs à enrichissement

À ce jour, la tension seuil des (MOS)HEMTs, correspondant à la tension de grille requise pour passer du mode bloqué en mode passant, est généralement négative vu que le canal d’électrons se forme sans l’aide de tension de grille grâce à l’hétérojonction AlGaN/GaN. Cependant, en électronique de puissance et principalement pour des applications en com-mutation, il est recommandé d’avoir des tensions seuils positives pour prévenir de mau-vaises opérations causées par des facteurs comme le bruit électronique.

Plusieurs approches ont été proposées dans la littérature afin d’obtenir des HEMTs à en-richissement. Par exemple, la diminution de la densité de porteurs dans le 2DEG peut s’accomplir en diminuant le taux d’aluminium dans la couche d’AlGaN. Cependant, cette déplétion non-localisée augmente considérablement la résistance spécifique RON, ce qui est

indésiré. Une deuxième approche a été proposée pour dépléter le canal uniquement sous la grille en diminuant l’épaisseur de l’AlGaN sous l’électrode de grille par gravure plasma. Toutefois, cette approche requiert un contrôle de grande précision et les dommages causés par la gravure plasma peuvent engendrer une augmentation des courants de fuite par la grille et une non-uniformité de la tension seuil [16]. Une troisième approche a été considé-rée, pour laquelle une couche de diélectrique, comme le SiO₂, est placée entre la grille et l’hétérostructure AlGaN/GaN pour former un MIS-HEMT

(Metal/Insulator/Semi-conductor ). Cependant, le diélectrique impacte la mobilité du canal et la stabilité de

la tension seuil [17].

Ainsi, afin d’obtenir un HEMT à enrichissement, une solution prometteuse et récemment très étudiée consiste à déposer une couche de p-GaN entre la grille et l’hétérostruture. Dans ce cas, la couche de p-GaN permet de dépléter le 2DEG sous la grille. Même si ce procédé est relativement complexe et n’est pas encore mis au point, celui-ci attire fortement l’attention des chercheurs et des industriels.

2.2. TRANSISTORS HEMTS ALGAN/GAN 11

2.2.2

Inconvénients des HEMTs

Le fait d’avoir une conduction horizontale génère deux inconvénients majeurs dans les (MOS)HEMTs. Le premier réside dans le fait que tout le courant circule à travers le 2DEG : un puits d’électrons très étroit près de la surface. Ce canal conducteur a une épaisseur d’une cinquantaine de nanomètres seulement [18]. Un fort échauffement est généré à cet endroit, causant une dégradation des propriétés de transport et une activation des pièges de niveaux profonds déjà présents dans la structure, le tout résultant à une dégradation des performances du dispositif. Pour éviter cet inconvénient, une conduction verticale est nécessaire afin de permettre au courant de passer à travers la gaufre, soit à travers le semi-conducteur massif, pour dissiper la chaleur de façon beaucoup plus uniforme.

Le deuxième inconvénient des (MOS)HEMTs repose sur le fait que le canal conducteur se situe très près de la surface. En appliquant de fortes tensions de drain, un fort champ électrique est généré sous la grille côté drain, ce qui cause un stress électrique. En ayant des pièges et des liaisons pendantes à la surface de l’AlGaN, des électrons provenant de la grille peuvent sauter d’un état de surface à l’autre (electron hopping) jusqu’à générer un courant de fuite en surface entre la grille et le drain. Cela cause alors un effondrement du courant drain-source et un claquage de grille prématuré. Pour résoudre ce problème, une conduction verticale est nécessaire pour distribuer et confiner le champ électrique dans le matériau en volume.

ÉTAT DE L’ART DES TRANSISTORS DE

PUISSANCE À STRUCTURE VERTICALE À

BASE DE GAN

3.1

État de l’art des différents transistors verticaux à

base de GaN

Afin d’éviter les inconvénients des (MOS)HEMTs, de nouvelles architectures verticales ont été proposées dans la littérature. Cette synthèse bibliographique offre un résumé des trois types de transistors verticaux à base de GaN les plus fréquents dans la littérature, soit le VHFET, le MOSVFET et le CAVET. Parmi ceux-ci, certaines variantes surviennent, comme les MOSVFET à inversion ou à accumulation et comme les CAVETs avec ou sans canal incliné.

3.1.1

Transistor vertical à hétérojonction et à effet de champ

(VH-FET)

Le transistor VHFET (Vertical Heterojunction Field-Effect Transistor ), dont la structure est présentée à la figure 3.1, bénéficie de la grande mobilité des électrons dans le 2DEG grâce à la présence d’une hétérojonction AlGaN/GaN. La couche de p−GaN permet de dépléter le canal d’électrons à la jonction AlGaN/p-GaN afin de bloquer le courant lorsque la tension de grille est inférieure à la tension seuil du dispositif. De plus, en mode bloqué, la présence de la jonction PN entre le p−GaN et le n−GaN de la région de dérive (drift region) se trouve polarisée en inverse par le drain afin d’empêcher les électrons de traverser la couche de p−GaN. En appliquant des tensions de grille suffisamment élevées, le canal s’ouvre à l’interface AlGaN/GaN pour permettre au courant de passer de la source vers le drain.

Le principal avantage de ce type de transistor vertical est qu’il peut supporter de grandes tensions en mode bloqué grâce à la jonction PN entre le p−GaN et la région de dérive n−GaN polarisée en inverse. En 2010, l’équipe de Okada et al. [3] a obtenu une tension de seuil de -1,1 V, une résistance spécifique en mode passant de 7,6 mΩ · cm2 _{et une}

3.1. ÉTAT DE L’ART DES DIFFÉRENTS TRANSISTORS VERTICAUX À BASE DE

GAN 13

Figure 3.1 Structure d’un transistor vertical à hétérojonction et à effet de champ (VHFET) [3].

tension de claquage de 672 V. Concernant la fabrication du transistor, la pente des grilles de 16 degrés a été gravée par ICP-RIE (inductively coupled plasma reactive ion etching) suivi d’une recroissance de GaN et d’AlGaN MOVPE pour avoir un 2DEG. Finalement, en faisant varier l’épaisseur de l’AlGaN de 35 nm à 10 nm, la densité de charges dans le 2DEG s’est vue diminuée, permettant d’obtenir un transistor à enrichissement avec une tension seuil de 0,3 V.

3.1.2

Transistor MOS vertical à effet de champ (MOSVFET)

3.1.2.1 MOSVFET à inversion (ou GaN Trench MOSFET )

Le transistor MOS vertical à effet de champ (MOSVFET) à inversion ressemble à la structure des VHFET de par son assemblage de départ n-GaN/p-GaN/n-GaN. Toutefois, comme illustré à la figure 3.2(a), l’absence d’une hétérojunction AlGaN/GaN indique que le canal d’électrons n’est pas formé par un 2DEG, mais bien à l’aide de la capacité MOS (métal/oxyde/semi-conducteur). En effet, l’application d’une tension de grille permet d’attirer ou de repousser les électrons afin de générer ou fermer le canal à l’interface p-GaN/SiO2. La création d’un canal d’électrons en cette interface représente donc le régime

d’inversion de la capacité MOS.

En 2015, l’équipe de T.Oka et al. [4] a fabriqué un MOSVFET à inversion ayant a une tension de seuil de 3,5 V, une tension de claquage de 1,2 kV et une résistance spécifique en mode passant de 1,8 mΩ · cm2. Puisque le courant doit passer verticalement dans la région de dérive n−GaN, c’est en diminuant son épaisseur et en augmentant son dopage qu’une faible résistance de cette couche a pu être atteinte. De plus, la forme hexagonale des transistors, illustrée à la figure 3.2(b), permet d’augmenter la profondeur de la grille par unité de surface et ainsi diminuer la résistance spécifique en mode passant. Finalement, un prolongement de la grille (field plate) a été mis en place afin de diminuer le potentiel

Figure 3.2 Structure d’un transistor GaN vertical à effet de champ MOSVFET à inversion [4].

accumulé aux jonctions PN. Dans le futur, cette équipe aimerait bien réduire davantage la surface occupée par le transistor afin de se rapprocher de la surface occupée par les transistors de puissance à base de SiC et, par le fait même, abaisser la résistance spécifique en mode passant.

3.1.2.2 MOSVFET à accumulation (ou Fin Power FET )

Le principal désavantage de la structure MOSVFET à inversion est la présence de la couche p-GaN en soi. En effet, l’activation des atomes de magnésium permettant le dopage du GaN type p est relativement difficile et augmente considérablement la complexité du procédé de fabrication [19]. Pour surmonter ce problème, une architecture différente a été simulée et publiée par l’équipe de W. Li et al. [20] en 2016. Celle-ci se nomme également MOSVFET (vertical MOS-gate transistor à accumulation ou Fin Power FET ) et est seulement constituée de GaN dopé n. Comme présentée à la figure 3.3a, cette structure simulée consiste à avoir une faible distance grille-à-grille Lgtg afin de profiter de la zone

de déplétion crée par la grille lorsque celle-ci est polarisée négativement pour bloquer le courant. La simulation a été réalisée à l’aide du logiciel TCAD Silvaco en utilisant le modèle 2D de transport de dérive-diffusion (drift-diffusion). Avec une distance de 0,8 µm entre les

3.1. ÉTAT DE L’ART DES DIFFÉRENTS TRANSISTORS VERTICAUX À BASE DE

GAN 15

deux grilles et une profondeur de grille de 2,0 µm, les simulations ont permis d’obtenir une tension de seuil de 0,25 V, une tension de claquage de 1,2 kV et une résistance spécifique en mode passant de 2,8 mΩ · cm2.

L’étude a permis d’analyser l’impact de la longueur grille-à-grille Lgtg sur la tension de

seuil et sur le courant de fuite. En diminuant cette dimension en simulation, les zones de déplétion de part et d’autre des grilles se rapprochent pour fermer le canal, ce qui augmente la tension de seuil. Toutefois, pour que les simulation soient réalistes, une distance de 0,8 µm a été sélectionnée puisqu’une longueur sous le 1 µm rend la fabrication de ce dispositif relativement complexe. Quant à la profondeur de gravure pour les grilles, celle-ci permet de contrôler le courant en mode bloqué. Idéalement, il faudrait une profondeur de gravure pour les grilles de plus de 2 µm pour réduire ce courant de fuite.

(a) Structure simulée d’un MOSVFET à accumulation [20].

(b) Structure d’un MOSVFET à accu-mulation (Fin Power FET ) fabriquée expérimentalement [1].

Figure 3.3 Schéma de MOSVFET à accumulation.

En 2017, l’équipe de M.Sun et al. [1] a fabriqué le MOSVFET à accumulation dont la structure est présentée à la figure 3.3b. Ne contenant pas de couches de p-GaN, la fa-brication de ce type de transistors présente de faibles coûts en épitaxie tout en offrant d’excellentes performances. En effet, l’équipe a fabriqué des transistors avec un tension de claquage de 800 V, une résistance en mode passant de 0,36 mΩ · cm2 et une tension seuil de 1 V. Une longueur grille-à-grille Lgtg de 180 nm a été définie à l’aide de la lithographie

3.1.3

Transistor de courant électronique vertical à ouverture

(CA-VET)

3.1.3.1 CAVET à canal non-incliné

Comme présenté à la figure3.4, le CAVET (Current Aperture Vertical Electron Transistor ) à base de GaN est un transistor vertical dont la structure ressemble à celle d’un HEMT hormis le fait que le drain se retrouve sous le dispositif. En effet, cette structure bénéficie également d’un gaz 2DEG à l’interface AlGaN/GaN permettant le passage des électrons à forte mobilité. Toutefois, en plaçant le drain sous le dispositif, le 2DEG agit comme source. Par ce biais, le courant contrôlé par la grille peut alors se diriger verticalement dans le matériau massif à travers une petite ouverture, permettant de distribuer et de confiner le champ électrique dans le GaN en volume pour augmenter le champ de claquage du dispositif. Quant aux couches de p-GaN, celles-ci agissement comme couche isolantes CBLs (current blocking layer ) pour s’assurer que les électrons ne traversent pas le dispositif sans passer par la grille de contrôle.

Figure 3.4 Structure d’un AlGaN/GaN CAVET [5].

Pour assurer le passage du courant dans l’ouverture du CAVET, il est nécessaire d’avoir une conductivité plus grande dans l’ouverture que dans le 2DEG. Ainsi, les paramètres jouant un rôle critique sont la longueur de l’ouverture Lap, la concentration de dopant dans

la région de l’ouverture Nap, la longueur de la grille dépassant l’ouverture et l’épaisseur

du GaN UID. Pour avoir une faible résistance spécifique RON, il faut optimiser le produit

Lap× Nap [21].

En 2015, l’équipe de Nie et al. [5] a fabriqué un CAVET ayant une tension seuil de 0,5 V, une tension de claquage de 1,5 kV et une résistance spécifique de 2,2 mΩ · cm2_{. La tension}

3.1. ÉTAT DE L’ART DES DIFFÉRENTS TRANSISTORS VERTICAUX À BASE DE

GAN 17

3.1.3.2 CAVET à canal incliné

Un autre type de transistor CAVET a été proposé dans la littérature dont la particu-larité est l’inclinaison du canal [22]. Comme illustré à la figure 3.5a, les triples couches p-GaN/AlGaN/GaN ont été crues par épitaxie en forme de V. Cette configuration en angle utilise une face semi-polarisée permettant de réduire la concentration de porteurs dans le canal à l’interface AlGaN/GaN afin d’obtenir un transistor à enrichissement, comme il est présenté à la figure3.5b. Plus l’angle est prononcé, moins il y a de polarisation permettant la formation du canal, donc moins il y a de porteurs dans le canal.

Un autre aspect ajouté à la structure est une couche semi-isolante de GaN dopé au carbone au-dessus des couches isolantes de p-GaN (CBLs). Celle-ci a pour rôle d’éviter le passage de courant de fuite à travers les CBLs de p-GaN dopé au magnésium. Il est à noter que la jonction GaN :C/p-GaN se nomme une couche isolante hybride (HBLs).

(a) Structure d’un AlGaN/GaN CA-VET à canal incliné [22].

(b) Densité de porteurs N_s et la ten-sion de seuil Vth calculées dans le

ca-nal p-GaN/AlGaN/GaN en fonction de l’angle d’inclinaison θ par rapport au c-plan (0001) [22].

Figure 3.5 CAVET à canal incliné.

En 2016, l’équipe de Shibata et al. [22] a fabriqué un CAVET à canal incliné ayant une tension de claquage de 1.7 kV, une résistance spécifique de 1 mΩ · cm2 _{et une tension seuil}

de 2,5 V.

3.1.4

Comparaison des différentes architectures verticales

Cette synthèse bibliographique a permis de découvrir les différents types de transistors ver-ticaux à base de GaN les plus fréquents dans la littérature, soit le VHFET, le MOSVFET et le CAVET. Parmi ceux-ci, certaines variantes ont été analysée, dont les MOSVFET à

inversion et à accumulation ou comme les CAVETs avec et sans canal incliné. Le tableau 3.1 résume les résultats de chacune des architectures en termes de tension de claquage, de résistance spécifique et de tension seuil.

Tableau 3.1 Comparaison des différents types de transistors verticaux à base de GaN en termes de tension de claquage Vbr, de résistance spécifique RON et

de tension seuil Vth.

Année Groupe Type Titre Résultats

de Vbr RON Vth FOM (107)

recherche [V] [mΩ·cm2_{] [V] [V}2_Ω−1_cm−2_]

2010 M.Okada/ VHFET Novel Vertical Heterojunction Sumitomo Field-Effect Transistors with

Electric Re-grown AlGaN/GaN Two- 672 7,6 -1,1 6 Dimensional Electron Gas

Channels on GaN Substrates [3] 2015 Oka/ MOSVFET à 1.8 mΩ·cm2 _{vertical GaN-based}

Toyoda inversion trench metal–oxide–semiconductor

Gosei Co. (Trench field-effect transistors on a free- 1250 1,8 3,5 87 MOSFET ) standing GaN substrate for

1.2-kV-class operation [4] 2017 M. Sun/ MOSVFET à High-Performance GaN Vertical

IEEE accumulation Fin power transistors on Bulk 800 0,36 1 178 (Fin Power GaN Substrates [1]

FET )

2014 Nei/ CAVET 1.5 kV and 2.2 mΩ·cm2

Avogy vertical GaN transistors on 1500 2,2 0,5 102 bulk GaN substrates [5]

2016 Shibata/ CAVET 1.7 kV/1.0 mΩcm2 normally-Sumitomo à canal off vertical GaN transistor on

Electric inclinée GaN substrate with regrown 1700 1 2,5 289 p-GaN/AlGaN/GaN

semi-polar gate structure [22]

Afin de comparer les résultats obtenus par les différentes équipes de recherche, la figure de mérite FOM (Figure of merit ) des dispositifs de puissance V_br2/RON a été utilisée dont

les valeurs sont présentées dans le tableau 3.1. Il est possible de remarquer que les perfor-mances les plus intéressantes à ce jour ont été obtenues par les CAVETs et les Fin Power FET, de part leur FOM supérieure. Toutefois, il est à noter que cette figure de mérite ne permet pas de juger de la performance et de la qualité de la technologie en soi. En effet, à ce stade de recherche qui n’est pas encore optimisée, la présence de résultats plus faibles dans la littérature ne veut pas dire que la technologie est moins bonne.

Pour des fins de visualisation, la figure 3.6illustre la résistance à l’état passant en fonction de la tension de claquage, ce qui résume les performances de l’état de l’art des différentes architectures des transistors verticaux à base de GaN. Il est possible de remarquer que le CAVET incliné de Shibata et al. [22] ainsi que le MOSVFET de Sun et al. [1] sont les

3.2. HISTORIQUE ET PROGRÈS CONCERNANT LA FABRICATION DES

TRANSISTORS LES PLUS PROMETTEURS 19

dispositifs ayant les caractéristiques qui se rapprochent le plus de la limite théorique du GaN tout en ayant des tensions seuils positives.

Figure 3.6 Résistance à l’état passant RON en fonction de la tension de

cla-quage Vbr des différentes architectures de transistors verticaux à base de GaN.

3.2

Historique et progrès concernant la fabrication des

transistors les plus prometteurs

Parmi les différents transistors verticaux analysés dans la revue de littérature, deux struc-tures, soit les CAVETs et les MOSVFETs, se sont démarquées selon leur performance en termes de tension de claquage, de résistance à l’état passant et de tension seuil. Afin de mieux connaître chacune de ces structures (avantages et inconvénients), il est intéres-sant de connaître l’historique et les progrès qui ont été accomplis au cours des années permettant d’atteindre de telles performances.

3.2.1

CAVET

Les premiers AlGaN/GaN CAVETs ont été signalés sur substrat de saphir dans les an-nées 2000-2004 par Ben-Yaacov et al.[23] puis fabriqués et caractérisés. Cette équipe de recherche a étudié en détail 3 types de pertes dans le dispositif. Comme présenté à la figure

3.7, le premier type de courant de fuite se produit lorsque les électrons provenant de la source passent directement à travers les couches isolantes CBLs (current blocking layers) de GaN :Mg pour se rendre au drain. Le deuxième survient lorsque les électrons provenant de la source se déplacent sous le 2DEG, ne pouvant donc pas être contrôlés par la grille.

Finalement, le troisième type de fuite se produit lorsque les électrons se déplacent de la grille vers le drain. Pour remédier à ces problèmes, l’équipe propose un procédé de fabrica-tion spécifique lors de la croissance des matériaux pour réduire considérablement les pertes à travers les CBLs. Elle propose d’avoir une couche de GaN non-intentionnellement dopée (UID-GaN) la plus fine possible pour minimiser les pertes sous le 2DEG et d’ajouter un isolant sous la grille.

Figure 3.7 Schéma du parcours des fuites dans un CAVET représenté par les flèches de couleurs gris pâles[6] .

Dans le cadre d’une autre de leurs études [6], trois variantes d’isolant CBL, ont été étu-diées, soit le GaN :Fe, le GaN :Mg et le GaN implanté d’ions d’aluminium. Les résultats montrent que, dans le dispositif de GaN implanté d’ions, le courant de fuite parasite est considérablement plus petit que celui de GaN :Fe et GaN :Mg. Cela s’explique par le fait que le fer ou le magnésium s’incorpore dans les couches lors de la recroissance, ce qui aug-mente la résistance du canal et diminue le courant dans le dispositif. Quant à la méthode d’implantation d’ions, celle-ci permet de bien définir les régions d’isolant. Cependant, lors de cette étude, le courant de fuite n’a pas pu être complètement éliminé et se retrouve principalement sous la grille, ce qui engendre des tensions de claquage relativement basses. De plus, il a été mentionné que l’un des principaux désavantages des CAVETs est qu’ils sont excessivement complexes à fabriquer[23]. C’est à partir de cette étude que les autres équipes de recherche se sont basés pour améliorer les CAVETs.

En 2008, le procédé de fabrication a été revu par Chowdhury et al.[24], permettant de fabriquer le premier CAVET en mode enrichissement (E-mode) par plasma CF4 ayant une

tension de seuil de 0,6 V. Comme ceux de Ben-Yaacov et al.[6] , les transistors de Chowd-hury et al. ont été fabriqués sur substrat de saphir et les couches isolantes CBLs ont été réalisée par implantation ionique de magnésium. De plus, les couches d’AlGaN/GaN ont été déposées par méthode MOCVD (metalorganic chemical vapor deposition). La particu-larité de cette étude se trouve dans l’exposition de certains échantillons à un plasma CF4.

3.2. HISTORIQUE ET PROGRÈS CONCERNANT LA FABRICATION DES

TRANSISTORS LES PLUS PROMETTEURS 21

Les résultats montrent que cette exposition permet de légèrement faire varier la tension de seuil des transistors vers des valeurs positives.

Toutefois, en 2012, l’équipe de Chowdhury et al.[21] a signalé que les dispositifs de leur étude précédente de 2008 [24] exposés au plasma CF4 étaient peu fiables. Ils expliquent cela

par la variation incontrôlable de la tension de seuil à cause de la diffusion du magnésium des CBLs dans les couches d’AlGaN/GaN lors de leur croissance par MOCVD. Pour y remédier , une autre étude a été réalisée en faisant la croissance des couches d’AlGaN/GaN par Plasma-MBE (molecular beam epitaxy) sur substrat de GaN pour avoir une faible température de croissance. Les résultats montrent qu’en réalisant la croissance des couches d’AlGaN/GaN par MBE à faible température, la diffusion des ions de magnésium a pu être évitée. Cette amélioration rend la fabrication du dispositif plus facilement reproductible, ce qui est avantageux pour de futures applications en haute puissance. De plus, une couche isolante de 30 nm de SixNy a été déposée par la technique MOCVD directement sous

la grille (entre la grille et l’AlGaN), ayant pour but de minimiser les fuites de grille. Finalement, afin d’avoir une faible résistance dans l’ouverture entre les CBLs, une dopage constant dans l’ouverture Nap de 2 × 1016cm−3 a été sélectionné pour évaluer l’impact de

la longueur de l’ouverture Lap sur la résistance spécifique RON. Ils ont fait varier cette

distance de 1 à 15 µm. Les résultats montrent que plus la longueur d’ouverture augmente, plus la résistance spécifique diminue jusqu’à saturation. En caractérisant les dispositifs, une tension de claquage autour de 250 V et une résistance spécifique RON de 2.2 mΩ·cm2

ont été observées sur un dispositif ayant une épaisseur de GaN de dérive (Drift Region) de 3 µm.

En 2014, l’équipe de Nie et al.[5] a amélioré les caractéristiques des CAVETs en perfec-tionnant les techniques de fabrication. La croissance du GaN a été faite par homoépitaxie sur substrat de GaN, permettant d’avoir de faibles densités de défauts dans le matériau et les CBLs ont été réalisées par croissance in-situ de p-GaN dopé au magnésium. Une couche de p+GaN a aussi été déposée sous la grille dont l’épaisseur et le dopage ont été sélectionnés pour avoir une tension seuil positive. Les résultats montrent une tension seuil de 0.5 V, une tension de claquage de 1.5 kV et une résistance spécifique de 2.2 mΩ·cm2. En 2016, Shibata et al. [22] a proposé un nouveau design de CAVET sur substrat de GaN dont la partie supérieure de la structure p-GaN/AlGaN/GaN a une forme de V sous la grille. L’intérêt de cette forme est qu’en fonction de l’angle du V, le diagramme de bande se voit modifier, permettant ainsi de déserter le canal 2DEG à cet endroit pour que le transistor ne conduise pas lorsqu’aucune polarisation ne lui ai appliquée. En somme, cela

a permis d’obtenir une tension seuil positive de 2.5V. Finalement, une résistance spécifique de 1 mΩ·cm2 et une tension de claquage de 1.7 kV ont été mesurées.

3.2.2

MOSVFET à accumulation

Puisque les MOSVFETs à accumulation sont des structures relativement nouvelles dans la littérature et que seulement quelques publications en font référence [1, 20], l’ensemble de l’historique de ce dispositif a déjà été couvert dans l’état de l’art à la section 3.1.2.2. Il en a été ressorti que l’avantage de cette architecture en comparaison avec le CAVET est qu’elle ne requiert pas de couche p-GaN.

3.3

De l’état de l’art aux objectifs du projet

La revue de littérature a permis de constater qu’il existe différentes configurations de transistors verticaux à base de GaN (VHFET, MOSVFET et CAVET). Le tableau résumé et les figures de mérite ont permis de faire ressortir les configurations ayant obtenues les performances les plus intéressantes à ce jour pour les applications de haute puissance. Ces structures sont le MOSVFET à accumulation (Fin Power FET ) et le CAVET. À partir de la littérature concernant ces deux structures, il a été possible de faire ressortir les différents défis, propositions, avantages et inconvénients de celles-ci.

Plus particulièrement, l’historique concernant la fabrication des CAVETs a permis de remarquer que les performances de ceux-ci ne sont pas encore optimisées même si elles s’améliorent au cours des années. En effet, selon les études, il reste encore à perfectionner les techniques de fabrication pour éliminer la diffusion du magnésium provenant du p-GaN vers les couches d’AlGaN/GaN. Deuxièmement, il a été noté que la fabrication des CAVETs sur substrat de GaN offre des performances plus intéressantes à cause d’une diminution des dislocations et des défauts, comparativement à la fabrication sur d’autres substrats (SiC, saphir, Si). Toutefois, il reste encore à perfectionner les méthodes de croissances pour minimiser la densité de défauts présents dans les matériaux. Troisièmement, même après quelques études et améliorations, le problème de fuites dans les transistors n’a pas été résolu. Finalement, l’ajout d’une couche de p+GaN sous la grille pour avoir une tension de seuil positive a été proposée mais encore peu étudiée.

Quant aux MOSVFETs à accumulation, ceux-ci semblent être les dispositifs les plus pra-tiques à ce jour en termes de procédé de fabrication puisque qu’ils sont composés exclusi-vement d’une épaisse couche de GaN dopé type N. Le fait de ne pas avoir de p-GaN vient éliminer certains inconvénients majeurs observés dans les CAVETs et les MOSVFETS à

3.3. DE L’ÉTAT DE L’ART AUX OBJECTIFS DU PROJET 23 inversion (diffusion du magnésium dans le canal, fuites, croissance du p-GaN, ajout d’une couche p+GaN sous la grille pour l’obtention d’une tension seuil positive, faible mobilité des porteurs).

Pour ces raisons, nous avons choisi de travailler sur la structure MOSVFET à accumulation puisqu’il est envisagé par le laboratoire de recherche de fabriquer la structure dans les années à venir.

Ainsi, la question de recherche est : Comment améliorer les performances des MOSVFETs à accumulation ?

3.3.1

Objectifs

Pour répondre à la question de recherche, l’objectif de ce projet est de concevoir et simuler un transistor vertical à base de GaN de type MOSVFET à accumulation (sans l’ajout de couche p-GaN) pour optimiser une structure (dimensions, dopages et topologie). Le cahier des charges stipule un objectif réaliste à tension de seuil positive, à tension de claquage supérieure à 1500 V et à résistance à l’état passant inférieure à 1 mΩ · cm2_.

Pour y parvenir, les étapes ci-dessous sont à réaliser :

– Calibration du code de simulation en simulant un MOSVFET déjà existant dans la littérature dont les caractéristiques sont connues [1].

– Détermination de différents paramètres et designs pour assurer une tension seuil positive, minimiser la résistance à l’état passant et maximiser la tension de claquage :

- Longueur grille-à-grille Lgtg;

- Forme des coins de grille côté drain (coins carrés, triangulaires et circulaires) ; - L’ajout d’un oxyde composite SiO2/Al2O3;

- Dopage de la zone de dérive ;

- L’ajout d’une couche canal n−GaN/n+_{GaN ;}

– Obtention d’une structure optimale en combinant chacun des paramètres.

Le projet permettra de vérifier si les caractéristiques du MOSVFET simulé seront meilleures que celles obtenues dans la littérature en termes de tension de claquage et résistance à l’état passant pour les applications en électronique de puissance. Il permettra également d’obtenir et de livrer une structure optimale. Ainsi, une fois le projet terminé, le laboratoire de recherche pourra comprendre l’impact des différents paramètres sur les performances du dispositif et se servir de cette étude pour débuter la fabrication de MOSVFET.

SIMULATION D’UN MOSVFET À

ACCUMU-LATION DANS LE LOGICIEL TCAD

SEN-TAURUS

La simulation d’un MOSVFET à accumulation a été réalisée dans le logiciel TCAD Sen-taurus. En premier lieu, ce chapitre présente la justification de chacun des modèles et des paramètres implémentés dans le logiciel. En deuxième lieu, les résultats obtenus sont comparés à ceux de la publication [1] pour laquelle les transistors ont été fabriqués et caractérisés.

4.1

Présentation des paramètres et des modèles

sélec-tionnés dans la simulation

Dans le cadre de ce projet, les simulations sont faites dans l’environnement Workbench du logiciel TCAD Sentaurus. Ce logiciel permet d’extraire de nombreuses données physiques et électriques essentielles à la caractérisation des performances du dispositif. Entre autres, il permet de faire ressortir les caractéristiques de sortie (IDS-VDS) et de transfert (IDS

-VGS) où IDS est le courant de sortie (drain-source) et VDS et VGS sont respectivement les

tensions de drain et de grille par rapport à la source. De par ces courbes, il est ensuite possible de déterminer la résistance spécifique (RON) du transistor, la transconductance

(gm), la tension de seuil (Vth) et la tension de claquage (Vbr). Toutefois, puisqu’il existe

plusieurs modèles physiques et méthodes de calcul, il faut d’abord simuler une structure MOSVFET déjà existante dont les propriétés physiques et électriques sont déjà connues pour s’assurer que les modèles numériques sélectionnés et les caractéristiques fournies par le logiciel sont bien réalistes.

4.1.1

Présentation de la structure du MOSVFET

Une structure de calibrage a été fabriquée dans Sentaurus Structure Editor (SDE). Celle-ci correspond à celle présentée dans l’article de M.Sun [1], qui est illustrée Figure 4.1a. Le but est de savoir si les résultats de simulation concordent avec les résultats de l’article pour valider le calibrage du logiciel. Le schéma de la structure simulée est illustré Figure 4.1b.

4.1. PRÉSENTATION DES PARAMÈTRES ET DES MODÈLES SÉLECTIONNÉS

DANS LA SIMULATION 25

(a) Schéma de référence avec sa structure épitaxiale [1].

(b) Schéma de la structure simulée dans TCAD Sentaurus.

Figure 4.1 Schéma de la structure de calibrage d’un MOSVFET sans p-GaN.

Le rôle de chacune des couches et des régions est définie ci-dessous :

– La couche canal n−GaN a pour rôle le contrôle du canal, et donc l’ouverture et la fermeture du transistor. Le dopage de cette couche est critique pour la tension seuil Vth. En effet, dans ce type de dispositif, la fermeture du canal est causée par la

superposition des zones de déplétion créé par le potentiel de surface de la structure MOS de part et d’autre du canal. Ainsi, un faible dopage et une courte distance grille-à-grille Lgtg sont requis pour l’obtention d’un transistor à tension seuil positive.

– La couche nGaN de dérive (Drift Layer ) a pour rôle la répartition du champ élec-trique dans le matériau massif. Son épaisseur et son dopage influence particulière-ment la résistance à l’état passant RON. En effet, selon l’article de W. Li [20], plus

de 90% de la résistance totale du dispositif provient de cette couche.

– Les couches n+_{GaN avoisinant les contacts de source et de drain permettent}

l’ob-tention d’un contact ohmique entre le métal et le semi-conducteur.

– Les couches de SiN sur les côtés du dispositifs sont présentent uniquement pour délimiter les conditions frontières.

La comparaison des dimensions et des dopages de la structure de calibrage avec celle simulée dans le logiciel TCAD Sentaurus est présentée dans le tableau 4.1.

Tableau 4.1 Comparaison des dimensions et des dopages de la structure de calibrage avec celle simulée dans le logiciel TCAD Sentaurus.

Dimensions et dopages Valeur utilisée dans [1] Valeur utilisée dans la simulation En largeur

Largeur totale [µm] - 6,2

Largeur des grilles Lg [µm] - 3

Largeur grille-à-grille Lgtg [µm] 0,18 0,2

Largeur de l’oxyde de grille Lox[nm] 15 15

En hauteur

Épaisseur de la couche n+GaN côté source [µm] 0,3 0,01 Épaisseur de la couche canal n−GaN [µm] 8 3 Épaisseur de la de la zone de dérive nGaN [µm] - 5 Épaisseur de la couche n+_{GaN côté drain [µm] 0,2 0,1}

Épaisseur totale du dispositif [µm] 8,5 8,11 En dopage

Dopage de la couche n+_{GaN côté source [cm}−3_{] 4 × 10}18 _{4 × 10}18

Dopage de la couche canal n−GaN [cm−3] 2 × 1016 _{1 × 10}16

Dopage de la zone de dérive nGaN [cm−3_{] - 5 × 10}16

Dopage de la couche n+GaN côté drain [cm−3] 2 × 1018 4 × 1018

4.1.2

Maillage

Une fois la structure générée dans Sentaurus Structure Editor, il faut définir le maillage par éléments finis qui se fait à l’aide de l’interface SNMESH. Le maillage correspond à un ensemble de points pour lesquels l’équation de Poisson est résolue et les différentes carac-téristiques de sorties sont calculées (diagrammes de bande, concentrations des porteurs, champ électrique, courant, potentiel, etc.)

Vu que le temps et la précision des calculs dépendent du nombre de nœuds à calculer, le maillage doit être choisi judicieusement. Ainsi, un compromis doit être réalisé entre le temps de calcul et la précision. Pour ce faire, comme présenté Figure 4.2, un maillage dense est généré dans les zones critiques (comme aux interfaces des différents matériaux et dans le canal conducteur) tandis qu’un maillage plus relâché est choisi dans les matériaux massifs.

4.1.3

Définition des contacts

L’étape suivant la génération de la structure et du maillage est celle concernant la défini-tion des contacts (source, drain et grille). Pour ce faire, un fichier dans SDEVICE est créé dont la syntaxe des électrodes se définit comme suit :

4.1. PRÉSENTATION DES PARAMÈTRES ET DES MODÈLES SÉLECTIONNÉS

DANS LA SIMULATION 27

Figure 4.2 Illustration du maillage généré par SNMESH.

Electrode {

{ Name="gate" Voltage= 0 Schottky Workfunction = 5.1} { Name="source" Voltage= 0 DistResist=@DistResist@ } { Name="drain" Voltage= 0 DistResist=@DistResist@ } }

– Voltage

La commande Voltage permet de spécifier la condition initiale des électrodes en termes de tension de polarisation, qui dans ce cas-ci est 0V. Cela permet le calcul des différentes caractéristiques de sorties (diagrammes de bande, concentrations des porteurs, champ électrique, courant, potentiel, etc.) à polarisation nulle.

– Ohmique/Schottky

Dans le guide Sentaurus Device[25], il est mentionné que si aucun travail de sortie (Workfunction) est spécifié, le contact est par défaut considéré comme Ohmique. Dans le cas inverse, le contact est redresseur type Schottky. Ainsi, aucun travail de sortie a été spécifié pour la source et le drain puisque ces électrodes doivent être oh-miques pour faciliter le passage du courant entre celles-ci. Quant à la grille, celle-ci est de type Schottky et un travail de sortie de 5,1 eV lui a été spécifié, correspondant à un métal d’or.

– Résistance de contact

Même si les contacts source et drain sont considérés comme ohmiques, une résistance métal-semiconducteur est inévitable lors de la fabrication des dispositifs. Pour refléter cette réalité, une résistance distribuée d’une valeur de @DistResist@=1×10−6 Ω.cm2

(valeur spécifiée dans le Workbench) a été imposée dans la simulation grâce à la syntaxe DistResist.

4.1.4

Description des modèles utilisés

Il est crucial de définir les modèles physiques utilisés lors de la simulation. Parmi ceux-ci, il est nécessaire de spécifier l’équation de normalisation du courant, les modèles de mobilité et les modèles de recombinaison des porteurs.

4.1.4.1 Facteur de normalisation du courant

La profondeur du composant (la 3e dimensions) peut se définir grâce à la commande Area-Factor, soit l’équivalent de Width dans le logiciel TCAD Silvaco. Par défaut, le AreaFactor est de 1 µm, indiquant que le courant de sortie pour une structure à conduction horizontale est en [A/µm]. S’il est souhaité de connaître la valeur du courant non normalisé, il suffit de multiplier le courant de sortie par sa profondeur :

I[A]= I[A/µm]· AreaF actor (4.1)

Par exemple, lors de la simulation des HEMTs AlGaN/GaN, un AreaFactor de 1000 µm est communément utilisé pour que le courant de sortie dans le logiciel soit automatiquement en [A/mm].

Cependant, pour les transistors verticaux, la normalisation du courant doit se faire en fonction de l’aire du dispositif. La syntaxe AreaFactor n’est donc plus seulement une profondeur, mais bien un terme de conversion d’unités pour passer de [A/µm] à [A/cm2_].

L’équation de conversion est la suivante :

I[A/cm2_] = I_[A/µm]· AreaF actor = I_[A/µm]· 104·

1 L[µm]· 10−4 (4.2) et donc, I[A/cm2_]= I_[A/µm]· 108 L[µm] (4.3)