Polytech Marseille INFO3 TD Architecture CPU 2018-19
Fonctionnement des caches mémoires
Dans un système où on dispose d'une mémoire de 32 mots et d'un cache de 8 blocs contenant chacun un seul mot, on veux faire les accès mémoires suivant :
adresse décimale adresse binaire hit ou miss adresse du bloc dans le cache
22 10110
26 11010
22 10110
26 11010
16 10000
3 00011
16 10000
18 10010
16 10000
Déterminer à chaque accès si on a un hit ou un miss et remplir l'état du cache
Index V Tag Données
000 001 010 011 100 101 110 111
Comment détecter un hit (ou un miss) ?
Comment gérer les miss en lecture (instruction et donnée) ? Comment gérer le cache quand on fait une opération du type sw ?