• Aucun résultat trouvé

Conception d’un convertisseur analogique numérique Sigma Delta du 1er ordre à 12 bits

N/A
N/A
Info
Télécharger
Protected

Academic year: 2021

Partager "Conception d’un convertisseur analogique numérique Sigma Delta du 1er ordre à 12 bits"

Copied!
84
0
0

Chargement.... (Voir le texte intégral maintenant)

Texte intégral

Figure

Figure 2.3 : Schéma de principe d’un FDQ à approximations successives En accord avec l’entrée de commande V (Start conversion), l’élément de main-tien (VKD : Sample and Hold) est placé en mode mémorisation (Hold) et tout les bits du registre d’approximati
Figure 2.4 : Un exemple de sortie de registre du FDQ à approximations successives
Figure 2.5 : Schéma de principe d’un FDQ flash
Figure 2.6 : Schéma de principe d’un FDQ Pipeline
+7

Références

Télécharger maintenant ( PDF - 84 Page - 1.37 MB )

Outline

Analyse transitoire :

Documents relatifs