Transistor seul

3 4 5 6 7 8 9 x 10⁻⁵

Stress time (h)

KP (A/V

)

FIG. 2.8 – Dérive de la tension de seuil (figure du dessus) et de la transconductance (figure du dessous) du transistor de sortie (M2) d’un miroir de courant (Fig. 2.13) - Dimensions W/L = 2µm/2µm - Conditions de stress : Vds= 8V et I1= 1mA

transistors pendant la conception d’un circuit analogique. Nous commençons par étudier l’im-pact du vieillissement sur la brique de base d’un circuit, le transistor. Nous étudierons ensuite des structures simples comme le miroir de courant ou l’étage de gain. Les résultats nous permet-tront de mieux appréhender, par la suite, le comportement de circuit complexe face au vieillis-sement. L’étude de l’OTA Miller sera détaillée au chapitre suivant à titre d’exemple.

Pour l’étude analytique des circuits, nous avons utilisé le modèle SPICE level 1. Ce choix est motivé par notre volonté d’unir prise en compte du vieillissement et simplicité mathématique. Nous cherchons à dégager des tendances plutôt qu’à obtenir de la précision et ceci afin de dé-gager des guides de conduites simples à mettre en oeuvre pendant la conception. Notre modèle de vieillissement reflète d’ailleurs bien cet objectif. Quand un concepteur a besoin de précision il a classiquement recours à l’utilisation d’outils CAO, mais cette approche sort du cadre de nos travaux. Par ailleurs, puisque nous cherchons à évaluer des variations très lentes du point de fonctionnement, nous négligeons dans cette étude les différentes capacités.

2.2.1 Transistor seul

On distingue deux cas d’étude pour un transistor seul [97]. Le transistor peut imposer un courant dans le circuit, ce que l’on nommera polarisation en tension, ou alors le courant du transistor peut être imposé par une source extérieure, ce que l’on nommera polarisation en

I₁

V_gs

M1

FIG. 2.9 – Transistor polarisé par une source de courant constante I₁

courant.

Transistor polarisé en courant : Nous allons étudier l’impact du vieillissement quand un transistor est polarisé en courant. La manière la plus simple de polariser un transistor en courant est de le monter en diode (Fig. 2.9). Dans cette configuration la différence de tension entre la grille et la source est donnée par :

V_gs = Vt +r 2I₁L₁

KPW₁ (2.12)

où I₁est le courant imposé par la source de courant et W₁et L₁sont la largeur et la longueur du transistor M1. Pour prendre en compte la dérive de Vt et KP on introduit les termes ∆Vt et ∆KP dans l’expression (2.12) :

Vgs = Vt₀ + ∆V_t1+ s

2I1L₁

(KP₀+ ∆KP1)W1 (2.13) Les indices 0 indiquent que l’on parle de la valeur du terme à l’état initial, c’est-à-dire sans vieillissement. Nous avons spécifié que nous nous attachions à étudier les faibles dérives. La variation relative de la transconductance est donc faible (∆KP₁≪ KP0) et nous pouvons

linéa-2.2. ÉTUDE DU VIEILLISSEMENT SUR DES STRUCTURES DE BASE 55

I₁

gs

V

∆

V_gs0

M1

+

FIG. 2.10 – Impact de la dégradation par porteurs chauds sur un transistor polarisé par une source de courant constante I₁: la tension grille source a tendance à augmenter sous l’effet du vieillissement

riser la relation précédente avec un développement limité à l’ordre 1 :

V_gs≃Vt₀+ ∆Vt1+ s 2IL KP₀W | {z } Vgs0−V_t0  1 −^∆KP_2KP¹ 0  ≃Vgs₀+ ∆Vt1−^Vgs_2KP^0−Vt0 0 ∆KP₁ ≃Vgs₀+ ∆Vgs (2.14)

En insérant l’équation (2.5) dans (2.14), on obtient une loi donnant l’évolution temporel de la tension V_gs : V_gs(t)≃Vgs₀ +  Γ_v1−^Vgs_2KP^0−Vt0 0 Γ_k1  t ≃Vgs₀ + θV1t (2.15)

où θV1 est la vitesse de dérive de la tension Vgs induite par le vieillissement du transistor M₁. Attardons nous un instant sur le terme θV1. Il est intéressant de remarquer qu’il est toujours positif. En effet, nous avons vu que la tension de seuil augmentait (Γ_v1 > 0) et que la trans-conductance diminuait (Γ_k1< 0) avec le vieillissement. Puisque le facteur (Vgs₀− Vt₀)/2KP₀ est positif, ∆Vgs est une somme de deux termes positifs ∆Vt1 et −(Vgs₀− Vt₀)/2KP₀· ∆KP1. Conclusion : le vieillissement d’un transistor polarisé en courant provoque une augmentation de sa tension grille-source(Fig. 2.10). Pour donner un ordre de grandeur, la vitesse de dérive

V_ds2

I₂

V_gs

M2

FIG. 2.11 – Transistor polarisé par des sources de tensions constantes Vgset V_ds2

de la tension V_gs d’un transistor de 1 µm de largeur et de 0.7µm de longueur, polarisé par un courant de 1 µA est de θV = 2.4 · 10⁻³⁰V/s = 7.5 · 10⁻²³V/an. La dérive est faible mais nous sommes ici dans un cas très favorable : dans un montage en diode, les tensions drain-source et grille-source du transistor sont les mêmes. La dérive des paramètres du transistor étant propor-tionelle à exp( −Vc

Vds−VdsSat) = exp(^−Vc

Vt ), la dégradation est faible. Si on effectue le calcul avec le même transistor polarisé par un courant de 1 µA et avec une tension drain-source de 1.65Volt, la dérive de la tension est de θ_V = 1.8 · 10⁻¹³V/s = 5.8 · 10⁻⁶V/an. La dérive reste faible mais diffère de 17 ordres de grandeur avec le résultat précédent. Le problème peut donc être plus préoccupant avec une tension drain-source plus élevée ou dans une technologie moins robuste.

Transistor polarisé en tension : Le deuxième cas d’étude correspond à un transistor polarisé par deux sources de tension Vgs et Vds(Fig. 2.11). Dans cette configuration le transistor M2se comporte comme un générateur de courant I2commandé par la tension Vgs:

I₂=^KP 2

W₂

L₂(Vgs−Vt)² (2.16) où W₂et L₂sont la largeur et la longueur du transistor M2. La prise en compte du vieillissement se déroule de manière analogue à l’étude précédente en introduisant les termes ∆V_t et ∆KP dans l’expression de I₂:

I₂= ^{KP0+ ∆KP2} 2

W2

L₂ ^Vgs0− (Vt₀+ ∆V_t2)
² (2.17) Les dérives de KP2 et Vt2 étant considérées comme faibles, nous pouvons exprimer I2à l’aide d’un développement limité à l’ordre 1 :

I₂≃ ^KP₂^01 +^∆KP2 KP₀ W2 L₂(Vgs−Vt₀)^21 − ^2∆Vt2 Vgs−Vt₀  (2.18)

2.2. ÉTUDE DU VIEILLISSEMENT SUR DES STRUCTURES DE BASE 57

V_ds2

V_gs

I₂

20

I

M2

∆

+

FIG. 2.12 – Impact de la dégradation sur un transistor polarisé par des sources de tensions constantes Vgs et V_ds2: le courant I2a tendance à diminuer

Pour les mêmes raisons on peut négliger les termes d’ordre 2 :

I₂≃^KP₂^0W2 L₂(Vgs−Vt₀)² | {z } I20  1 +^∆KP2 KP₀ − ^2∆Vt2 Vgs−Vt₀  ≃ I2₀+ ∆I₂ (2.19)

On peut finalement estimer la dérive du courant en combinant les équations (2.5) et (2.19) :

I_2(t)≃ I2₀+ I2₀ Γk2 KP₀ − 2 ^Γv2 Vgs₀−Vt₀  t ≃ I2₀+ θI2t (2.20)

où θ_I2est la vitesse de dérive du courant I₂induit par le vieillissement du transistor M₂. L’étude du signe de θ_I2 montre que I₂(t) diminue dans le temps. En effet θI2 est la somme des deux termes négatifs I₂₀· ∆KP2/KP₀ et −I2₀· 2∆Vt2/(Vgs− Vt₀). Conclusion : le vieillissement d’un transistor polarisé en tension provoque une baisse du courant drain-source(Fig. 2.12). À titre d’exemple, la vitesse de dérive du courant d’un transistor de 1 µm de largeur et de 0.7µm de lon-gueur, polarisé par une tension grille-source de 0.7Volt et une tension drain-source de 1.65Volt est de θI = −1.3 · 10⁻¹⁷µA/s = −4.0 · 10⁻¹⁰µA/an. Si la dérive est trop importante, on peut la réduire en limitant la tension drain-source ou en augmentant la largeur, et donc la longueur, du transistor.

En général, dans la littérature on associe vieillissement avec diminution du courant de satu-ration. Mais cette vision est trop restrictive et n’est pas toujours représentative de l’impact du vieillissement dans un circuit. L’étude des deux configurations du transistor nous a permis de mettre en exergue la dualité tension grille-source / courant de saturation. Cette notion est

impor-V_ds2

V_gs

I₁ I₂

M1 M2

FIG. 2.13 – Miroir de courant polarisé par une source de courant constante I₁et une source de tension constante V_ds2

tante pour comprendre les mécanismes de défaillance que l’on va observer dans des structures plus complexes.