• Aucun résultat trouvé

Pics de champ électrique

III.3 Le transistor FLIMOS latéral

III.3.1 Contexte de l’étude

L’étude des FLI-diodes a montré que, pour une tenue en tension donnée, il était possible d’augmenter le dopage de la région N-

: en appliquant ce concept aux composants MOS de puissance, on peut donc espérer diminuer leur résistance passante spécifique. Le nouveau transistor MOS ainsi conçu est baptisé “FLIMOS” (“Floating Islands MOS”).

Appliquons ce concept au transistor LDMOS. De la même manière que pour le transistor LUDMOS, ces travaux ont été réalisés dans le cadre du Laboratoire Commun LCIP entre le LAAS/CNRS et MOTOROLA Semiconducteurs ; les transistors FLIMOS latéraux proposés devaient donc être compatibles avec les technologies de MOTOROLA. Nous avons donc respecté les mêmes principes que ceux énumérés au paragraphe II.3. Nous allons présenter ici, de manière synthétique, les résultats les plus significatifs obtenus avec des transistors FLIMOS latéraux comprenant un ou plusieurs îlots flottants entre source et drain.

III.3.2 Transistor FLIMOS latéral à un seul îlot flottant

Un exemple simple consiste à insérer une simple couche P diffusée à mi-distance entre la fin de la grille et le drain d’un transistor LDMOS conventionnel déjà présenté au paragraphe I.2.3 (Figure III.8) ; la longueur de drift a été également augmentée (2,7 µm au lieu de 2,1 µm dans la structure conventionnelle). Le reste de la structure est inchangé, en particulier le dopage de la région N-

de drift (ND = 5.10 15

cm-3).

Dans le transistor FLIMOS latéral, deux pics de champ électrique apparaissent au claquage (Figure III.9) : le premier en surface sous la fin de la grille (comme dans un transistor LDMOS conventionnel), le second au niveau de la jonction “P flottant / N-

drift”. En optimisant la largeur (0,35 µm d’ouverture de masque) et la profondeur (0,3 µm) de l’îlot flottant P, le transistor FLIMOS présente une tenue en tension de 70 Volts et une résistance passante spécifique de 1,76 mΩ.cm2 (contre respectivement 47 Volts et 1,16 mΩ.cm2 pour le transistor LDMOS conventionnel — cf. §I.2.3 —). Cette structure relativement simple améliore donc la tenue en tension de 69% par rapport à une structure conventionnelle. En contrepartie, la résistance passante spécifique est fortement dégradée (augmentation de 51%) : ceci est dû au fait que le trajet des porteurs entre canal et drain est plus long en raison de la présence de l’îlot et de l’augmentation de Ld.

L’avantage de cette structure est qu’elle ne nécessite aucune étape technologique supplémentaire : il suffit de modifier un masque pour la diffusion de la couche P flottante. L’inconvénient principal est que la surface du composant est augmentée et dégrade donc la résistance passante spécifique ainsi que l’encombrement. En d’autres termes, le transistor FLIMOS latéral permet d’améliorer sensiblement la tenue en tension, mais n’est pas le plus approprié pour être utilisé comme “cellule centrale” d’un transistor MOS. En outre, la tenue en tension obtenue ici (70 V) avec un simple îlot correspond seulement à 74% de la tenue en tension de la jonction plane infinie — 95 V d’après la relation (I.13) avec ND = 5.10

15

cm-3 —. Pour obtenir une meilleure efficacité à l’état bloqué, il faut donc utiliser soit un îlot flottant très large et très profond, soit plusieurs îlots flottants. C’est cette seconde solution, technologiquement moins coûteuse, qui a été retenue.

III.3.3 Transistor FLIMOS latéral à plusieurs îlots flottants

Nous avons donc effectué une étude théorique en insérant plusieurs îlots flottants dans la région N-

(Figure III.10). À l’état bloqué, le principe de fonctionnement d’un tel transistor est analogue à celui des anneaux de garde flottants [7] : les anneaux P doivent être judicieusement positionnés, suffisamment près de la jonction principale, pour éviter le claquage de celle-ci, mais suffisamment loin pour avoir une bonne efficacité.

Figure III.8 : Transistor FLIMOS latéral comprenant un simple îlot P+ dans la zone de drift.

Figure III.9 : Répartition du champ électrique au claquage dans le transistor FLIMOS latéral à un îlot.

50 60 70 80 90 100 0 1 2 3 4 5 6 7 xj = 0,5 µm xj = 1 µm xj = 1,5 µm B Vd s s (V)

Nombre d'îlots flottants

Figure III.10 : Transistor FLIMOS latéral comprenant plusieurs îlots dans la zone de drift.

Figure III.11 : Evolution de la tenue en tension du transistor FLIMOS latéral en fonction du nombre et de la profondeur

des îlots P (simulations 2D).

Figure III.12 : Répartition du champ électrique au claquage dans un transistor FLIMOS latéral à trois îlots.

Figure III.13 : Ionisation par impact dans un transistor FLIMOS latéral à trois îlots : le claquage se produit au niveau

de la jonction plane.

Figure III.14 : Répartition du champ électrique au claquage selon l’axe AA’ (cf Figure III.12) dans un transistor FLIMOS

latéral à trois îlots.

Figure III.15 : Répartition du potentiel au claquage selon l’axe AA’ (cf. Figure III.12) dans un transistor FLIMOS latéral à

trois îlots.

Pour concevoir de manière optimale une structure multi-îlots, il faut étudier le comportement du potentiel en fonction de plusieurs paramètres : la distance entre les îlots, leur largeur, leur nombre, leur dopage et celui de la région volumique, ainsi que la densité de charges en surface. Tous ces paramètres influencent de manière forte la répartition du champ électrique et imposent une conception relativement complexe. Dans un passé récent, une méthodologie systématique de conception a été proposée, basée sur des simulations numériques 2D de structures équivalentes avec un seul anneau, et qui permet de trouver le jeu de paramètres optimal qui minimise le nombre d’anneaux et la surface utilisée [8]. Pour notre part, et étant données nos contraintes — compatibilité avec les technologies de MOTOROLA, en particulier les dopages — notre étude paramétrique a simplement consisté à faire varier la position, le nombre et la profondeur des îlots flottants (Figure III.11) pour un dopage de la région de drift constant (ND = 5.10

15

cm-3).

La Figure III.11 montre l’évolution de la tenue en tension en fonction du nombre et de la profondeur des îlots, la position de chaque îlot ayant été préalablement optimisée. En utilisant 2 îlots de 1,5 µm de profondeur, la tenue en tension obtenue est de 80 Volts, soit 84% de la tenue en tension de la jonction plane infinie. Un nombre plus important d’îlots n’apparaît pas nécessaire puisque le gain est quasiment nul (80,2 V à partir de 3 îlots) pour une surface de composant plus importante. En revanche, des îlots plus profonds permettraient d’obtenir une efficacité accrue (supérieure à 90%) mais il n’est pas possible d’obtenir une tenue en tension supérieure à la tenue en tension de la jonction plane. La Figure III.13 montre d’ailleurs que le claquage se produit au niveau de la jonction plane ; pour le reste, comme dans la FLI-diode, le champ électrique est réparti en surface sur les différentes jonctions (Figure III.12 et Figure III.14), le potentiel étant soutenu par les régions faiblement dopées situées entre chaque îlot (Figure III.15). Pour obtenir des tenues en tension supérieures à 100% de la jonction plane infinie, il faudrait donc également répartir le champ électrique dans le volume en y insérant un ou plusieurs îlots flottants : c’est d’ailleurs l’option qui a été choisie pour réaliser la terminaison des FLI-diodes — cf §III.2.3.2.b — et des FLIMOS — cf. §0 —.

En ce qui concerne les performances à l’état passant, de telles solutions — avec ou sans îlots flottants volumiques — sont inadaptées. En effet, la surface des composants ainsi conçus et le trajet des porteurs entre drain et source sont trop importants : les résistances passantes spécifiques et l’encombrement seraient alors bien supérieurs aux solutions LUDMOS proposées au chapitre II.

En conclusion, le transistor FLIMOS latéral utilisé en tant que composant de puissance MOS n’est pas une bonne solution en ce qui concerne le compromis “résistance passante spécifique / tenue en tension”. Il peut par contre être utilisé comme une terminaison efficace d’un composant MOS vertical — par exemple, le transistor FLIMOS —, en combinant les avantages des anneaux de garde flottants [7] et des îlots flottants volumiques présentés ici, pour étaler le champ électrique à la fois en surface et dans le volume.