Switch d’antenne SPDT

[ ]

[ ]

[ ] [ ]

[ ]

[ ]

Comme le montre la Figure I-22, les facteurs de mérite, que ce soit FoM_ITRS ou FoM_Long, ont une tendance à augmenter avec la réduction de la longueur de la grille. Cela s’explique en partie par l’amélioration du facteur de bruit avec l’avancée des technologies (cf. Figure I-21).

(a) (b)

Figure I-22 : Evolution des facteurs de mérite des LNA s à 60 GHz en fonction de la longueur de la grille. (a) FoMITRS, (b) FoMLong.

Ainsi, nous pouvons conclure que la technologie CMOS 65 nm est adaptée à la réalisation d’amplificateurs faible bruit présentant de bonnes performances à 60 GHz.

I.3.3 Switch d’antenne SPDT

Le commutateur d’antenne de type SPDT (Single Pole Double Throw) permet de connecter alternativement à l’antenne ANT la voie d’émission TX ou celle de réception RX (cf. Figure I-17). Les performances d’un commutateur d’antenne sont les suivantes :

1) Les pertes d’insertion IL (Insertion Loss) en dB : paramètre représentant les pertes en puissance introduites par le commutateur entre l’accès d’antenne et un des ports (TX ou RX). 2) L’isolation Iso en dB : paramètre représentant les fuites entre le port antenne et un des accès

3) La linéarité : souvent mesurée par le point de compression à 1 dB ICP_1dB au port d’antenne. Historiquement, les commutateurs d’antenne ont été implémentés en utilisant des commutateurs mécaniques [Louis, 22] ou des commutateurs à état solide [Wilson, 88] [Lan, 88] [Lin, 04]. Par rapport aux commutateurs mécaniques, les commutateurs à état solide sont meilleurs en termes de temps de commutation, de fiabilité et de compacité permettant l’intégration à forte densité. Le développement des nouvelles technologies telles que les microsystèmes électromécaniques MEMS (MicroElectroMechanical Systems) [Rebeiz, 01], permet d’obtenir des commutateurs présentant des pertes réduites par rapport aux commutateurs à état solide. Cependant, les temps de commutation sont relativement longs (de l’ordre de 2 ~ 40 µs) [Rebeiz, 01]. De plus, la difficulté essentielle réside dans l’intégration et la fiabilité de ces composants mécaniques.

Les commutateurs d’antenne RF intégrés ont, depuis plusieurs décennies, été réalisés dans des technologies III-V (typiquement GaAs), soit avec des diodes PINs (Positive Intrinsic Negative Diode)

[Wilson, 88] [Shimura, 01], soit avec des transistors à effets de champs HEMTs (High ElectroMobility Transistors) [Schindler, 87] [Lan, 88]. Le premier commutateur d’antenne SPDT implémenté sur silicium en technologie CMOS date des années 1990 dans [Caverly, 99],où l’auteur réalise un SPDT avec des pertes d’insertion inférieures à 1 dB et une isolation supérieure à 50 dB pour les fréquences inférieures à 100 MHz. Dans la même année, [Madihian, 99] réalise un commutateur SPDT en technologie CMOS pour la bande communication sans fil 900 MHz-2.4 GHz. Actuellement, ce type de commutateur est envisageable pour des applications dans le domaine des fréquences millimétriques.

L’état de l’art des performances des commutateurs SPDT couvrant la bande de 60 GHz en technologies CMOS et GaAs est résumé dans le TableauA-4.6 en Annexe 4. La Figure I-23 compare leurs performances en termes de pertes d’insertion, d’isolation et de point de compression.

(a) (b)

Figure I-23 : Comparaison des performances des SPDTs millimétriques (autour de 60 GHz) en technologies CMOS et GaAs. (a) IL et Iso, (b) ICP1dB.

Bien que comparativement aux technologies CMOS, les performances des commutateurs d’antennes implémentés sur le substrat GaAs sont généralement supérieures, le très faible coût de fabrication du silicium reste très attirant. D’ailleurs, certains SPDTs millimétriques actuels sur silicium présentent des résultats comparables à ceux réalisés en substrat GaAs et pourraient être encore améliorés à l’aide de différentes techniques que nous présenterons dans le chapitre IV.

I.3.3.1Topologies à éléments localisés

Les schémas simplifiés de différentes topologies à éléments localisés sont présentés sur la

Figure I-24.

Figure I-24 :Les différentes topologies à éléments localisés des SPDTs. (a) série, (b) série-shunt, (c) différentiel. [Li, 10-2]

La topologie en série (Figure I-24 (a)) réalise la connexion entre l’accès ANT et les accès RX ou TX par un transistor en série, dont l’état bloqué « OFF » ou passant « ON » est contrôlé respectivement par les tensions de grille V_C ou VC à travers des résistances RG (RG1 et RG2 dans la figure)_. Cette topologie en série présente l’avantage de la simplicité, cependant l’isolation qu’elle présente est limitée. Une solution pour améliorer l’isolation consiste à ajouter un transistor en parallèle contrôlé de façon inverse au transistor en série, comme montré sur la Figure I-24(b). Cette topologie en série-shunt ramène un degré d’isolation en plus par le transistor en shunt au détriment cependant des pertes d’insertion. A titre de comparaison, nous avons simulé en technologie CMOS 65 nm et présenté à la Figure I-25 les deux topologies en termes de pertes d’insertion et d’isolation. Les dimensions des transistors utilisés sont identiques avec une largeur W des transistors égale à 20 µm et une longueur de grille Lg de 65 nm. Le modèle utilisé pour les transistors est un modèle intrinsèque ne prenant donc pas en compte les parasites d’interconnexions. Nous pouvons constater que la topologie série-shunt est meilleure en terme d’isolation mais les pertes d’insertion se dégradent notamment aux fréquences élevées.

Figure I-25 : Comparaison de la réponse fréquentielle en termes des pertes d’insertion IL et d’isolation

Iso des topologies en séries et en série-shunt (W = 20 µm et Lg = 65 nm).

Enfin, afin d’améliorer la linéarité, la topologie différentielle peut être envisagée. Basé sur la topologie en série, une structure différentielle est schématisée à la Figure I-24 (c). L’avantage de la topologie différentielle réside dans l’amélioration théoriquement de 3 dB du point de compression. Un switch d’antenne basé sur cette topologie a été réalisé en technologie CMOS 180 nm dan [Zhang, 06]

pour un fonctionnement dans la bande 0,9 - 5,2 GHz. Les pertes d’insertion et l’isolation du SPDT sont respectivement inférieures à 1,7 dB et supérieure à -16 dB sur toute la bande. Le point de compression est de 20 dBm à 5,2 GHz. En outre, la topologie différentielle est plus immune aux variations de tensions d’alimentation ainsi qu’aux bruits du substrat [Li, 10-2].

Quelle que soit la topologie classique utilisée, les pertes d’insertion augmentent et l’isolation se dégrade rapidement avec la fréquence, ce qui limite les performances de ces topologies classiques aux fréquences millimétriques. Nous avons donc choisi d’étudier une topologie distribuée de commutateurs d’antennes mieux adaptée aux applications millimétriques utilisant des lignes de propagation à ondes lentes.

I.3.3.2Topologie distribuée

Jusqu’au début des années 2000, les commutateurs SPDT implémentés sur silicium ont été limités aux fréquences inférieures à 30 GHz. En 2005, dans [Yeh, 05] une topologie distribuée à base de lignes TFMS est proposée réalisant ainsi le premier SPDT millimétrique à très large bande sur substrat silicium en technologie CMOS 130 nm. Cette approche est connue sous le nom de « traveling-wave ». La Figure I-26 présente deux structures de SPDT à topologie distribuée cascadée à quatre étages. L’une (a) utilise en sortie d’antenne des lignes quart d’onde (λ/4) d’impédance caractéristique de 50 Ω et l’autre (b) utilise des transistors MOS en série. La première structure permet d’obtenir des fréquences de coupure plus élevées, donc mieux adaptée aux performances millimétriques en bande étroite.

(a) (b)

Figure I-26 : schéma de principe d’un SPDT à topologie distribuée (traveling-wave). (a) avec lignes quart d’onde, (b) avec les transistors en séries.

Dans les deux topologies, les lignes de propagation de chaque branche sont périodiquement chargées par les transistors placés en parallèle. A l’état « ON » et à l’état « OFF », les MOS sont respectivement équivalents à une résistance Ron et à une capacité parasite Coff. Dans la branche passante où tous les MOS sont à l’état « OFF », la branche est équivalente à une ligne de transmission artificielle d’impédance caractéristique 50 Ω. Dans l’autre branche à l’état bloqué (MOS à l’état « ON »), la résistance équivalente Ron des transistors court-circuite les signaux RF vers la masse, permettant de réaliser l’isolation entre l’accès antenne et l’accès RX ou TX correspondant. Dans le cas de la structure (a) les lignes quart d’onde ramènent respectivement à l’entrée de l’antenne une impédance de 50 Ω pour la voie passante et une impédance très élevée pour la voie à l’état bloqué.

Notons qu’une branche à l’état passant est une ligne de propagation distribuée, basée sur une structure périodique formée de tronçons de lignes de propagation chargée par des capacités C_off. Dans la structure proposée dans [Jin, 07], les tronçons de ligne sont remplacées par des inductances spirales « on-chip » localisées. De cette manière, l’ensemble des inductances et les capacités C_off forme ainsi une ligne de propagation artificielle.

I.3.3.3Comparaison des topologies

La Figure I-27 compare les performances entre les topologies à éléments localisés et distribuée des commutateurs SPDT millimétriques autour de 60 GHz existant à l’état de l’art en technologies CMOS (cf. Tableaux A-4.6 en Annexe 4). Les pertes d’insertion (Figure I-27 (a)) dans les deux catégories sont comparables, toutefois les topologies distribuées sont meilleures au niveau d’isolation et en terme de point de compression. Nous présenterons dans le chapitre IV la réalisation en technologie CMOS 65 nm d’un commutateur d’antenne SPDT basé sur la structure distribuée de la Figure I-26 (a) avec des lignes S-CPW pour des applications à 60 GHz.

(a) (b)

Figure I-27 : Comparaison des performances de SPDT de l’état de l’art fonctionnant à 60 GHz en topologie à éléments localisés et distribuée en technologies CMOS. (a) IL et ICP1dB, (b) Iso et ICP1dB.