2.1. Conception
Cette nouvelle méthodologie est basée sur la corrélation des résultats issus des simulations électriques de l’interaction laser-CI et des cartographies obtenue par stimulation dynamique laser du CI. Dans un premier temps, nous décidons de valider les modèles d’interaction laser-CI à l’aide de structures de test simples. Celles-ci ont été spécialement conçues à cet effet dans l’optique de bien mettre en évidence le comportement de structures élémentaires comme le transistor qui sont soumises au phénomène photo-thermique ou photoélectrique. Enfin pour valider notre méthodologie, nous utiliserons des circuits réels. Le cahier des charges intègre les structures analogiques simples présentes dans tous les composants mixtes de Freescale Semiconductor. La conception des schémas électriques et du layout a été faite dans l’environnement
CADENCE (simulateur mica) et la fabrication des structures sur le silicium a été réalisée à Freescale Semiconductor. Le même environnement a été utilisé pour la modélisation et les simulations des phénomènes photo-thermique et photoélectrique induits.
2.2. Présentation
Les structures de test sélectionnées sont des miroirs de courant et des levels shifter (bascules de niveaux de tension). La figure II-2 présente une image optique des structures de test fabriquées sur le wafer silicium.
A l’intérieur de ce boitier en plastique nous retrouvons une puce électronique intégrant deux exemplaires des structures considérées, séparées par symétrie verticale (ligne rouge sur Fig.II-2). La description précise des structures de test choisies est présentée ci-dessous.
68
Figure II-2 : Image optique des structures de test conçues pour valider les modèles d’interaction laser - CI (phénomènes photo-thermique et photoélectrique).1 - miroirs de courants montés en configuration PNP, 2 - miroirs de courants montés en configuration
NPN, 3 - level shifters.
2.2.1. Miroir de courant
Une des structures analogiques les plus utilisées dans les CI mixtes ou analogiques est le miroir de courant. Il est un des éléments constitutifs des amplificateurs opérationnels, des convertisseurs analogique-numérique (CAN) et des convertisseurs numérique-analogique (CNA). Il peut également servir de source d’alimentation pour d’autres blocs, de courant de référence, etc. Un miroir de courant est un circuit constitué de deux transistors identiques dont le rôle est de délivrer à sa sortie un courant égal à celui présent à son entrée.
Pour notre étude nous avons conçu deux types de miroirs de courant basés sur les transistors bipolaires en configuration PNP (Fig.II-3a) et NPN (Fig.II-3b). Nous avons modifié le schéma classique qui fait apparaître un courant d’entrée et un courant de sortie. Pour faciliter l’expérimentation nous avons relié les émetteurs (configuration PNP) et les collecteurs (configuration NPN) entre eux. Lors des simulations et des mesures nous avons observé la tension de sortie directement issue du courant de sortie (équations sur la Fig.II-3).
1 2 3
69
a : PNP b : NPN
Figure II-3 : Schéma électrique des miroirs de courant montés en configuration a. PNP et b. NPN conçus et fabriqués à Freescale Semiconductor pour valider les modèles
d’interaction laser-CI.
Pour chaque montage, nous considérons trois miroirs de courant différents pour lesquels nous avons fait varier la taille des transistors. Le tableau II-1 résume les dimensions de tous les transistors utilisés dans notre étude.
PNP NPN
lémetteur[µm] 2,5 3,5 4,5 3 5 7
Numéro de
structure 1 (CM1) 2 (CM2) 3 (CM3) 4 (CM4) 5 (CM5) 6 (CM6)
Tableau II-1 : Dimensions des miroirs de courant montés en configuration PNP et NPN conçus et fabriqués à Freescale Semiconductor pour valider les modèles d’interaction
laser-CI.
Les transistors PNP utilisés dans les miroirs de courant sont des transistors PNP latéraux. Dans ces transistors le flux de courant circule entre l’émetteur et le collecteur en traversant la structure horizontalement. Nous notons aussi un courant entre l’émetteur et la base. Les transistors NPN utilisés dans les miroirs de courant sont des transistors NPN verticaux. Dans ce transistor le flux de courant circule entre le collecteur et l’émetteur en traversant la structure verticalement. Nous notons aussi un courant entre la base et le collecteur. La figure II-4 représente des vues en coupe d’un transistor PNP (a) et d’un transistor NPN (b).
1
R
V
I
OUT OUT =1
5
R
V
V
I
OUT OUT−
=70
a b
Figure II-4 : Vues en coupe des transistors a. PNP latéral et b. NPN vertical utilisés dans le montage des miroirs de courant.
La figure II-5 présente des images optiques de ces miroirs de courant en montage PNP et NPN. Les zones d’émetteurs, de collecteurs et de bases ont été indiquées. Les images ont été obtenues à l’aide d’un microscope confocal à balayage laser (λ=1340nm).
a b
Figure II-5 : Images des miroirs de courant réels, montés en configuration a. PNP et b. NPN obtenues à l’aide d’un microscope confocal à balayage laser.
2.2.2. Level shifter
Un level shifter a pour rôle d’ajuster les niveaux de tension à l’interface des blocs. Cette conversion se fait à partir d’une tension basse (0,5V-2,5V) vers une tension plus élevée (3,3V-5V) ou inversement. En effet, lorsque les CI deviennent de plus en plus complexes (multitude de fonctions exécutées, présence de blocs numériques et analogiques, augmentation du nombre de transistors dans une puce, etc.), il est nécessaire de limiter leur consommation globale qui est la somme des consommations de chacun des blocs constitutifs. Pour diminuer la consommation globale des CI, des blocs basse tension ont été développés. Néanmoins, il existe une différence de tension d’alimentation entre ces
71
nouveaux blocs et les blocs utilisés jusqu’à présent. Les levels shifter sont utilisés pour interfacer ces deux types de bloc.
Pour notre étude nous avons conçu des levels shifter qui permettent uniquement une transition de la tension basse (VLOW) de 2,5V vers une tension plus élevée (VHIGH) de 3,3V ou 5V. La figure II-6 présente le schéma électrique de cette structure. Des transistors MOS à enrichissement ont été utilisés. Les grilles des transistors PMOS P1 et P2 sont plus grandes que celles des transistors NMOS N1 et N2 qui sont fixées à 1µm. Nous avons choisi trois longueurs différentes de grilles de transistors P1 et P2 : 5µm (structure 1 : LS1), 4µm (structure 2 : LS2) et 3µm (structure 3 : LS3).
Les vues en coupe des transistors PMOS et NMOS utilisés dans la conception des levels
shifter sont présentées à la figure II-7. Une image de la structure réelle est présentée à la figure II-8. Cette image a été prise à l’aide d’un microscope confocal à balayage laser (λ=1340nm). Les transistors et les inverseurs du level shifter ont été indiqués.
Figure II-6 : Schéma électrique du level shifter conçu et fabriqué à Freescale Semiconductor pour valider les modèles d’interaction laser-CI.
a b
Figure II-7 : Vues en coupe des transistors a. NMOS et b. PMOS utilisés dans le montage des levels shifter.
IN OUT VLOW VLOW VHIGH GND N2 N1 P2 P1 I1 I2
72
Figure II-8 : Image du level shifter réel prise à l’aide d’un microscope confocal à balayage laser.