Structure intégrée en condition de court-circuit avec le LDMOS adapté

L’objectif de cette partie est de simuler en condition de court-circuit la structure qui com- prend les différents éléments du circuit de protection et de détection et l’interrupteur (figure 2.29). Sur cette coupe nous distinguons le capteur de tension d’anode, le LDMOS adapté qui correspond au MOS de délai, à la diode zener, au MOS classique réalisé dans un caisson P correspondant au MOS de coupure et à l’IGBT de puissance. L’isolation électrique dans la structure entre les composants se fait à l’aide une distance de 25µm entre les caissons P+_.(Le

N- P+ Anode N+ N+ P P+ P+ N+ N+ P+ N+ P+ N+ P+ P+ N+ P+ _P+

Diode Zener Résistance de délai LDMOS de délai MOS de coupure CTA IGBT

Commande

Figure 2.29 – Coupe de la structure intégrée

Les figures 2.30 et 2.31 montrent l’évolution de la tension de grille de l’IGBT durant la détection d’un court-circuit de type I et de type II. Dans les deux cas, lors de la présence de court-circuit, l’IGBT est mis à l’état OF F . Le circuit permet donc une détection et une protection efficace de l’IGBT. La méthode d’isolation par caissons P+ _{est donc effective et}

supprime les courants de fuite entre les éléments liés à l’intégration monolithique.

Temps (s)

Figure 2.31 – Tension de grille de l’IGBT durant un court-circuit de type II

2.7

Conclusion

Dans un premier temps, nous avons conçu l’IGBT-test. Il peut tenir une tension de 1200V grâce à la terminaison de jonction JTE avec une longueur L du caisson P− de 140µm. Concer- nant les IGBT 3, 3kV , nous avons utilisé la technique des anneaux de garde. L’IGBT, étant multicellulaire, l’augmentation du calibre en courant passe obligatoirement pour une augmen- tation du nombre de cellules connectées en parallèle dans la surface active du composant. Parmi les différentes géométries de cellules, nous avons opté pour les cellules carrées qui présentent de meilleures caractéristiques à l’état passant. L’IGBT est donc constitué de 194 cellules pour obtenir un courant de l’ordre de l’ampère (1, 3A).

Nous avons ensuite présenté dans ce chapitre deux capteurs d’état. Le premier est basé sur le suivi en courant et le second sur le suivi de la tension d’anode. Le premier capteur étudié est le miroir de courant ou "Sense". Ce capteur permet de donner une image du courant total traversant le composant de puissance. Le Sense est constitué de plusieurs cellules en parallèle (pouvant être de même type que celle de l’interrupteur) connectées entre elles à l’extérieur par une électrode auxiliaire. L’IGBT dispose alors de 4 électrodes. Nous avons simulé trois topolo- gies de "Sense". Pour la première topologie les cellules Sense sont identiques aux cellules IGBT, la seconde les cellules "Sense" ne comportent qu’un caisson P et les dernières sont identiques à celles de l’IGBT mais sans court-circuit entre le caisson N+ et P+. Les simulations de ces trois topologies pour une surface de "Sense" donnée, nous ont permis de conclure que la première topologie était la plus judicieuse. En effet, cette configuration permet d’avoir un courant faible à surface identique. De plus la réalisation de cette topologie ne nécessite la modification que

d’un seul masque par rapport à la filière technologique de la partie puissance.

Le capteur de tension d’anode permet de délivrer sur la face avant du dispositif une image continue de la tension présente sur la face arrière du dispositif. Nous avons vu qu’en jouant sur la longueur L inter-caisson P, on pouvait obtenir différentes valeurs VCapteur. Pour une longueur

L inférieure à 10µm, la tension VCapteurne dépasse pas 30V . Cette tension peut être utilisée par

des éléments basse tension sans les endommager. L’objectif est de réaliser ce circuit entièrement monolithiquement au plus près de l’interrupteur de puissance. En effet, l’intégration monoli- thique améliore la fiabilité, diminue les coûts de fabrication. Nous avons simulé la structure intégrée du circuit en condition de court-circuit. Les résultats ont montré dans les deux cas de courts-circuits que la protection de l’IGBT n’est pas efficace. Plusieurs techniques d’isolations ont été proposés pour pallier aux différentes interactions électriques. Toutes ces solutions, mal- gré leur efficacité, sont délicates et incompatibles avec une réalisation faible coût. Nous avons donc adapté le transistor LDMOS afin de bénéficier du phénomène d’auto-blindage en position- nant le drain dans un caisson P+. Cette modification n’a pas entraîné de changement au niveau des caractéristiques du transistor. Nous avons alors simulé ce transistor dans le circuit de dé- tection et de protection en mode mixed-mode et dans la structure intégrée monolithiquement. Le circuit a permis la protection de l’IGBT dans les deux cas de court-circuit.

Conception et réalisation de Véhicules de

tests

Sommaire

3.1 Description des étapes de réalisation des véhicules de tests . . . 84 3.2 Présentation et description de la filière flexible . . . 85 3.2.1 Étape 1 : Oxydation de masquage . . . 87 3.2.2 Étape 2 : Terminaison de jonction . . . 87 3.2.3 Étape 3 : Anode P+ face arrière . . . 88 3.2.4 Étape 4 : Oxydation de grille . . . 89 3.2.5 Étape 5 : Réalisation des caissons Pwell face avant . . . 91

3.2.6 Étapes 6 et 7 : Réalisation des Courts-Circuits face avant (caissons P+) et redistribution du bore . . . 92 3.2.7 Étapes 8 et 9 : Réalisation des régions N+ et redistribution . . . 93 3.2.8 Étapes 10-11 et 12 : Dépôt nitrure, ouverture des contacts et métallisation 94 3.2.9 Etape 14 : Recuit Aluminium . . . 95 3.3 Résultats expérimentaux . . . 96 3.3.1 Caractéristiques statiques des IGBT . . . 97 3.3.2 Caractérisations électriques des dispositifs IGBT-Sense . . . 101 3.3.3 Test en condition de court-circuit de type II . . . 104 3.4 Conclusion . . . 108

Nous avons dans le chapitre précédent étudié deux types de circuits intégrables avec le composant de puissance permettant d’assurer la détection de court-circuit et la protection du composant. Pour chacun d’eux, nous avons détaillé le fonctionnement du circuit de détection et de protection des IGBT contre les deux types de courts-circuits. Afin de valider expérimen- talement ces résultats nous proposons dans ce chapitre la réalisation des différents éléments qui composent ces circuits. Pour le premier circuit basé sur le capteur d’anode nous réaliserons :

-des transistors IGBT N P T avec deux types de spécifications (des IGBT avec pour calibre en tension 600V et en courant 1, 3A, d’autres IGBT avec 3, 3kV et 50A),

-des transistors LDMOS,

-des capteurs de tension d’Anode,

Pour la deuxième solution basée sur des IGBT-Sense nous réaliserons :

-des IGBT avec des capteurs de courant intégrés (IGBT Sense) avec différentes topolo- gies de surface de Sense.

Ces dispositifs nous permettront de tester le circuit de protection et détection basé sur le capteur de tension d’anode dans le cas d’un court-circuit. Nous allons tester les IGBT-Sense et ainsi comparer les résultats des différentes topologies réalisées. Nous allons dans un premier temps décrire la filière technologique IGBT développée au LAAS-CNRS. Nous présenterons ensuite les résultats électriques de tous les dispositifs réalisés et les résultats du circuit de détection en discret, qui nous permettront de valider le fonctionnement et d’optimiser les différents éléments pour envisager l’intégration monolithique.

3.1

Description des étapes de réalisation des véhicules de

tests

La démarche que nous avons suivi pour la réalisation des différents composants est repré- sentée sur la figure 3.1.

La première étape concerne la définition du cahier des charges qui permet de spécifier la fonctionnalité et les caractéristiques électriques des différents composants.

La deuxième étape, largement décrite dans le deuxième chapitre, a consisté à définir les paramètres géométriques de ces composants en fonction des paramètres physiques fixés par le processus de fabrication technologique. Cette optimisation s’est appuyée sur les outils de simulations de procédés technologiques et électriques avec le logiciel SENTAURUS TCAD.

Sur la base des paramètres géométriques définis dans la deuxième étape, la troisième étape a été consacrée à la réalisation des différents masques qui permettront la matérialisation des différents composants dans le silicium.

Les dernières étapes portent sur la réalisation technologique et les tests électriques des dispositifs.

CAHIER DES CHARGES

SIMULATIONS PROCESS ET ELECTRIQUES

CONCEPTION DES MASQUES

REALISATION DES COMPOSANTS

CARACTERISATION ELECTRIQUE

Figure 3.1 – Enchaînement des étapes pour la réalisation des puces.