Do ponto de vista funcional, o DCM compara o valor presente nos nós sob depuração com um ou dois valores limite (a comparação com dois valores limite é a que corresponde aos dois últimos casos da Tabela 5-1). Os circuitos mistos apresentam nas suas entradas e saídas sinais digitais e analógicos, pelo que o DCM deve ter a capacidade de realizar operações nestes dois domínios. Em [Alves et al. 99b] é proposto um circuito de detecção de condição digital compatível com a infra-estrutura IEEE1149.1. Dado que nesta infra-estrutura o protocolo de transmissão de informação é do tipo série, a detecção de uma condição realizada por um módulo externo poderia ser validada tardiamente, face ao instante em que a condição tivesse realmente lugar. Uma solução possível passa por colocar o detector no interior do circuito sob depuração. No domínio analógico existe também a proposta de
circuitos de detecção deste tipo [Ducoudray-Acevedo et al. 03] [Slamani et al. 93], com limites de comparação analógicos e número de tipos de condição a detectar reduzido. Estas soluções enfrentam as limitações decorrentes da dependência das tensões analógicas, correspondentes aos limites de comparação a partir do exterior, e da dificuldade de se garantir a exactidão dessas tensões limite junto do detector.
O projecto de um DCM pode ser feito de várias formas, de acordo com os critérios que presidem à sua concepção. No presente caso foram valorizados os seguintes objectivos:
• Ultrapassar as dificuldades relacionadas com o acesso físico. • Garantir a compatibilidade com a infra-estrutura IEEE1149.4. • Minimizar a sobrecarga (overhead) introduzida pelo detector. • Relacionar valores analógicos e digitais dentro do circuito.
A solução mais eficiente para ultrapassar as dificuldades relacionadas com o acesso físico no teste e depuração é deslocar para o interior do circuito os mecanismos necessários à realização dessas tarefas. Tem sido essa a justificação para a inclusão no circuito alvo de mecanismos ad-hoc ou de infra-estruturas normalizadas ou proprietárias. Também no presente caso, a localização mais vantajosa será aquela que permita o acesso aos nós digitais e aos nós analógicos. Dependendo do nível de integração existente, essa localização pode ser na CCI ou no interior do CI. No entanto, a tendência para a miniaturização dos circuitos, que se tem vindo a acentuar através dos SOCs, faz com que o necessário acesso aos nós do circuito justifique que o DCM se localize no seu interior, sob a forma de um bloco para apoio à depuração. O desenvolvimento de mecanismos deste tipo reutilizando a infra- estrutura IEEE1149.4 constituiu um requisito desde os primeiros passos deste trabalho. O
overhead introduzido pelo DCM deve ser minimizado através da reutilização, sempre que
razoável, dos recursos de teste já existentes no interior do CI. A reutilização da infra- estrutura de teste IEEE1149.4 para alojar este bloco constitui um primeiro passo nesse sentido, podendo ainda ser expandida para memorizar, sob a forma digital, os limites (Limite_A e Limite_B) associados às operações de detecção, e para seleccionar os nós sob depuração. A necessidade do DCM relacionar valores analógicos e digitais faz com que seja
internamente constituído por dois detectores de condição independentes, um para a parte digital e outro para a parte analógica, conforme se pode observar na Figura 5-1.
Figura 5-1: Esquema de princípio do DCM.
O detector de condição digital corresponde a um comparador de palavra em que o valor observado é comparado com um ou dois limites, Limite_A e Limite_B, dependendo da operação seleccionada. Esta operação é inteiramente realizada no domínio digital e a saída do Valor Lógico da Condição Digital (VLCD) apresenta um sinal binário dependente do seu resultado. O detector de condição analógica funciona segundo o mesmo princípio, mas apenas pode realizar operações sobre um nó de cada vez, seleccionado pelo multiplexador analógico representado na Figura 5-1. A saída Valor Lógico da Condição Analógica (VLCA) apresenta igualmente um sinal binário. Um circuito de selecção permite colocar na Saída de Condição Detectada (SCD, saída do DCM), o VLCD, o VLCA, ou uma função booleana de ambos. O DCM inclui potencialidades que podem ser encontradas como opções avançadas de sincronismo nalguns equipamentos usados na depuração de circuitos mistos [LeCroy 07] [Agilent 07]. A implementação adoptada para o DCM, satisfazendo os requisitos anteriores, reaproveita o circuito detector de condição digital proposto em [Alves 99], estendendo-se a sua funcionalidade para o domínio analógico.
O detector de condição digital tem por base a observabilidade proporcionada por um conjunto de DBMs, baseando-se o detector de condição analógica na observabilidade
proporcionada pelos ABMs. As grandezas associadas aos sinais analógicos são várias (e.g. tensão, corrente, frequência), mas o detector de condição desenvolvido apenas permite a detecção de tensões.
A Figura 5-2 ilustra a utilização do DCM numa operação de paragem por condição para um circuito misto baseado em microprocessador. Neste tipo de aplicações há todo o interesse em permitir a paragem no instante em que ocorre a condição, independentemente desta ter lugar no domínio digital ou no analógico, embora a paragem por condição não seja habitualmente possível neste último caso.
Figura 5-2: Utilização do DCM durante uma operação de paragem.
O DCM proposto ultrapassa a dificuldade referida, permitindo executar a paragem do microprocessador logo que se detecta a condição analógica, digital ou mista, inibindo a sua entrada de relógio (clock) e forçando o circuito a memorizar o estado actual. O desenvolvimento do DCM, com base na infra-estrutura IEEE1149.4, será apresentado na secção seguinte.
5.2.
I
MPLEMENTAÇÃO DO DETECTOR DE CONDIÇÃO MISTAO desenvolvimento do DCM proposto é inteiramente realizado com base na infra-estrutura IEEE1149.4, que acomoda e endereça os blocos adicionais do detector, sendo também utilizada para aceder aos nós sob depuração e para memorizar os limites associados às
operações de detecção. A integração do DCM na infra-estrutura IEEE1149.4 dará origem a uma nova estrutura de registos e a um conjunto de instruções opcionais, como veremos nas secções seguintes.