Chapitre I : Rappel sur le fonctionnement du MOSFET et son
I.7. Solutions pour remédier aux inconvénients de la miniaturisation des MOS
Pour guider les fabricants dans leur approche de miniaturisation des transistors, des lois de réduction d’échelle ont été proposées par Dennard [Dennard’74], Baccani [Baccani’84] … Ces lois proposent des facteurs d’échelle à prendre en compte dans la réductions des dimensions du transistor. Pour des dimensions fortement submicroniques, afin de continuer la miniaturisation des transistors tout en évitant au mieux les effets néfastes, d’autres approches ont apparu, connues sous le nom de « More Moore » et « More than Moore ». De nouveaux procédés, architectures et matériaux ont vu le jour afin de poursuivre la quête du doublement de la puissance de calcul tous les deux ans utilisant des technologies silicium. Il s’agit de l’approche « More Moore ». La stratégie « More Than Moore » a pour objectifs d’améliorer les performances des MOSFET en utilisant d’autres matériaux et de créer des systèmes compacts de type Microelectromechanical system (système micro-électro-mécanique, MEMS) et System on Chip (syst`eme sur puce, SoC).
Dans ce qui suit, on présente les principales méthodes et technologies adoptées pour minimiser les effets parasites de la miniaturisation et améliorer les propriétés des transistors (More Moore).
I.7.1. Oxyde de grille
Avec la réduction d’échelle des transistors, l’oxyde de grille est devenu de plus en plus mince. Ceci augmente significativement les courants de fuites. Ainsi, en passant d’une épaisseur d’oxyde de 30 Å (ou 3 nm) à 10 Å (ou 1 nm), ces courants sont multipiliés par 8 [Buss’2005]. Pour palier à cet effet indésirable, le SiO2 a cédé sa place à de nouveaux diélectriques caratérisés par une haute permitivité « high-k » comme le SiN4, le SiON, le TiO2… Ces
21
isolants permettent de garder les performances électriques de l’oxyde (capacité) avec une épaisseur plus importante. On évalue ces diélectriques en terme d’épaisseur équivalente d’oxyde EOT (« Equivalent Oxide Thickness »). Ceci signifie l’épaisseur réelle du SiO2qu’il faudrait pour obtenir la même valeur de capacité d’oxyde. Elle est donnée par :
(I.13) et sont respectivement la permittivité relative du diélectrique high-k et du SiO2. Thk est l’épaisseur du matériau high-k.
Cependant, ces nouveaux matériaux ont plusieurs limites. A titre d’exemple, ils engendrent une réduction de la mobilité due aux interactions coulombiennes et avec les phonons optiques. Et une dérive de la tension de seuil à cause des pièges à l’interface et charges dans l’oxyde. Aussi, le dépôt d’un diélectrique high-k sur le silicium crée une couche de silice de mauvaise qualité qui dégrade le bon fonctionnement du transistor, d’où la nécessité d’introduire une couche interfaciale d’oxyde de silicium. Parmi les diélectriques high-k utilisés en emplilement avec une couche interfacile et une grille métalique, on trouve l’oxyde d’hafnium (HfO2) et le silicate de hafnium nitruré (HfSiON).
I.7.2. Grille métallique
L’utilisation de grille en polysilicium a posé plusieurs problèmes. Particulièrement, la réduction du couplage grille/canal à cause de la déplétion de la grille, et le contre dopage du canal à cause de la pénétration du bore de la grille polysilicium fortement dopée vers le canal à travers l’oxyde fin. Alors pour s’affranchir de ces problèmes, la grille en polysilicium a été remplacée par une grille métalique. Cette dernière présente une faible résistance, une meilleure integrité électrostatique et une meilleure compatibilité avec les oxydes high-k. Les métaux les plus promoteurs sont le nitrure du titane (TiN) et le nitrure de tantale (TaN). Ils sont caractérisés par un niveau de Fermi proche du milieu de gap du silicium en régime de bandes plates, ce qu’on appelle matériau de type « midgap » [Allegret’2006].
I.7.3. Techniques de contraintes mécaniques
C’est l’une des techniques les plus utilisées ces décennies afin d’améliorer le transport des porteurs dans le canal. L’application des contraintes mécaniques entraine des déformations au niveau du cristal. Ceci change les propriétés électroniques du transistor. Particulièrement la mobilité des porteurs qui est améliorée suite à la réduction des mécanismes de collisions. Ainsi, le courant dans le canal augmente. Le type de contrainte diffère selon le type du MOSFET. Pour les pMOS, on adopte des contraintes de compression, alors que pour les nMOS, on opte pour des contraintes de traction.
Chapitre I. Rappel sur le fonctionnement du MOSFET et son développement
22 Silicium contraint sur isolant « sSOI »
Il s’agit d’une contrainte globale appliqué sur le substrat. C'est-à-dire que toute la surface du substrat est contrainte. Elle consiste à faire le dépôt par épitaxie d’une couche fine de Si sur un substrat en SiGe. Ce substrat est caractérisé par une maille plus grande que celle du silicium. Ainsi, ce dernier est soumis à une contrainte en traction en deux axes (figure I.5) [Claeys’2008]. Cependant, la diffusion et l’accumulation des atomes de Germanium à l’interface Si/SiO2 augmente la densité des pièges dans l’oxyde et à l’interface. Ceci accroit le courant de fuite de grille et réduit la mobilité. Pour faire face à ces limites, un substrat en silicium est lié à l’empilement précédemment décrit de manière à ce que le SiO2 soit entre le nouveau substrat et la couche de Si contrainte (figure I.6). Ensuite, le substrat de Ge Figure I. 5est retiré pour obtenir finalement une structure multicouche avec du silicium contraint directement sur la couche isolante (sSOI). Cette technique est appelé le « Smart Cut ».
Figure I. 5. Contrainte de traction suite au dépôt du Si sur SiGe [Esseni’2011].
Figure I. 6. La technique du smart cut. Couche d’arrêt de gravure « CESL »
C’est l’abréviation de « Contact Each Stop Layer ». Elle consiste à recouvrir la grille par une couche de diélectrique, généralement en nitrure de silicium [Raymond’2009] (figure I.7). Cette couche provoque une contrainte dans la direction du canal ce qui améliore la mobilité des porteurs. Ainsi, le courant de drain est amélioré. Cette couche joue principalement le rôle
23
de barrière lors de la gravure de contacts permettant d’éviter la création d’éventuels courts-circuits pendant l’étape de photolithographie.
Figure I. 7. Dépôt de couche CESL [Raymond’2009].
Croissance épitaxiale sélective (SEG)
Elle consiste à faire croitre du SiGe au lieu du Silicium dans les régions de source et de drain par épitaxie sélective (figure I.8). Ceci induit une contrainte en compression dans le canal [Esseni’2011].Ceci améliore la mobilité des porteurs et par la suite le courant du drain et réduit les résistances d’accès et le courant de fuite de la grille [Collaert’2008, Collaert’2008, Shim’2004]. En plus, il a été démontré que cette technique n’a pas d’influence significative sur le bruit basse fréquence [Put’20, Boudier’2018].
Figure I. 8. Croissance épitaxiale sélective du SiGe dans les régions de source et drain [Esseni’2011].