Simulation circuit de type SPICE

Les phénomènes ESD doivent être pris en compte par la simulation dès la phase de conception des CI. Pour cela, les bibliothèques des structures ESD doivent fournir un modèle électrique de type SPICE propre à chaque composant. Ces modèles permettent d’obtenir la simulation d’une décharge électrostatique sur l’ensemble du circuit muni de ses structures de protection. Cela permet de contrôler notamment si un dispositif de protection contre les ESD opère bien dans les limites de courant et tension fixées par le circuit interne à protéger pour en éviter une éventuelle destruction. Des stress ESD simulés de différents types sont appliqués à chacune de ces I/O et on vérifie que la tension à chaque nœud du circuit ainsi que le courant dans ses branches ne dépassent pas les valeurs limites acceptables par le circuit comme par

exemple la valeur de la tension de claquage d’un oxyde. Ceci est une garantie que le CI a bien survécu au stress ESD et donc que la stratégie de protection a bien joué son rôle.

Les éléments utilisés comme dispositifs de protection contre les ESD sont des composants classiques. Leur dessin technologique suit des règles spécifiques au régime de fort courant caractéristique d’un stress ESD. Toutefois, les modèles SPICE standards ne décrivent pas le fonctionnement des composants lorsqu’ils sont soumis à une décharge électrostatique. Ces modèles doivent donc être étendus aux phénomènes physiques caractéristiques de ce régime de fonctionnement. Il faut notamment ajouter dans ces modèles la description du régime de claquage par avalanche d’une jonction, les caractéristiques à résistance négative et la modulation de conductivité.

Figure 1-17. Schéma électrique du transistor bipolaire NPN autopolarisé

A titre d’illustration, un schéma électrique du modèle compact du transistor NPN autopolarisé est représenté à la Figure 1-17 [STRI98]. Les modèles d’Ebers-Moll décrivant les modèles SPICE standards du transistor bipolaire NPN ne sont pas suffisants pour décrire son comportement lorsque celui-ci subit une décharge électrostatique car certains phénomènes physiques caractéristiques ne sont pas pris en compte. La Figure 1-17 montre quels éléments sont ajoutés au modèle SPICE standard du transistor bipolaire NPN afin de tenir compte de ces mécanismes. La source de courant Iav placée entre le collecteur et la base simule le courant provenant du claquage par avalanche de la jonction collecteur/base. La résistance RB entre la

La résistance Rc est celle du collecteur. Enfin CC et CE représentent respectivement les

capacités non linéaires des jonctions collecteur/base et base/émetteur. L’avantage d’une telle méthodologie consistant à ajouter des éléments au modèle classique d’Ebers-Moll limite la caractérisation du composant à la seule extraction des paramètres correspondants au régime de fort courant.

Un modèle électrique encore plus complet du transistor NPN a été développé pendant la thèse de Géraldine Bertrand [BERT01] (Figure 1-18).

Figure 1-18. Schéma électrique du transistor bipolaire NPN autopolarisé

La résistance de base est cette fois-ci décomposée en deux parties. L’une représente la résistance de base intrinsèque RBASE tandis que l’autre modélise la résistance de base

extrinsèque Rbc. Sur la Figure 1-18, les capacités non linéaires sont modélisées par des diodes.

CJS et CJI ont été ajoutées pour mieux prendre en compte les capacités aux jonctions

collecteur/substrat et collecteur/base. La validation du modèle électrique du transistor bipolaire NPN s’effectue en deux étapes. La première consiste à vérifier et valider ses performances lorsqu’il est simulé indépendamment du CI à protéger. Ensuite le modèle du

transistor bipolaire NPN est validé dans le cas où il protège une application, par exemple, une entrée logique CMOS.

Les paramètres caractéristiques d’une structure de protection tels que sa tension de déclenchement VT1 et sa tension de repliement VH sont relativement bien modélisés par les

modèles SPICE étendus au régime de fonctionnement ESD.

En revanche, il existe peu de modèles permettant de décrire le comportement du second claquage thermique. Ceci est dû à la complexité même du phénomène de second claquage durant lequel des forts niveaux de courant et de température sont mis en jeu. Pour reproduire ce type de phénomène grâce à de la simulation circuit, il faut avoir à sa disposition des modèles tenant compte de températures très élevées. Toutefois, des modèles précis en température dans les domaines de température et de temps pour l’ESD ne sont pas triviaux à développer pour réaliser des simulations suffisamment précises. Il est difficile de développer de tels modèles du fait de la complexité de la mesure à des températures aussi élevées. De plus, les modèles développés ne permettent pas de déduire une valeur du courant de défaillance IT2.

Dans la littérature, Amerasekara [AMER91] et Diaz [DIAZ93] sont les principaux auteurs à avoir modélisé les mécanismes menant à la destruction d’un dispositif ESD et tenant compte du second claquage.

Amerasekara a montré que comme le second claquage était un mécanisme d’origine thermique, ses conditions d’obtention devaient être déterminées à partir de la solution de l’équation du flux de chaleur. Pour un transistor NMOS classique en régime d’avalanche, la région dans laquelle la chaleur est dissipée est la jonction sur laquelle est appliquée le stress ESD (Figure 1-19). Cette région est approximée par un parallélépipède rectangle dont les dimensions a, b et c (respectivement la largeur, la longueur et la profondeur) sont prises par rapport aux directions du canal. Amerasekara suppose que le courant est uniformément réparti tout le long de la structure jusqu’à l’apparition du second claquage. C’est dans le volume du parallélépipède rectangle qu’est résolue l’équation de la chaleur permettant ainsi de modéliser la défaillance du composant par second claquage thermique au travers de la relation de la puissance dissipée lors de la défaillance en fonction du temps d’application du stress ESD : P(t) (Figure 1-20).

polysilicium oxyde a b c N+ N- drain Région de dissipation de la chaleur P-substrat

Figure 1-19. Approximation de la région de dissipation de chaleur pour la jonction polarisée en inverse d’un NMOS

En fonction de la durée d’application du stress ESD, la puissance dissipée P ne varie pas de la même façon (Figure 1-20). Les temps tb et ta étant évalués à 0,1ns et 1000ns, et comme la durée classique d’une impulsion ESD étant de 150ns, la puissance P associée varie en 1/log(t). Ce modèle analytique corrèle bien avec la mesure de P correspondant au produit IT2*VT2. Le modèle analytique de la puissance dissipée est alors capable de prédire si les modifications du dessin technologique (largeur du canal, profil de dopage de la jonction drain/substrat) apportées à un dispositif rendent celui-ci plus ou moins robuste à une décharge électrostatique. C’est donc la puissance dissipée dans la jonction où est appliqué le stress ESD qui sert de critère à l’évaluation du second claquage thermique.

Rappelons que la défaillance d’une structure ESD est d’origine thermique faisant intervenir des valeurs de température proches de celle de la fusion du silicium. Avant l’apparition du second claquage, le courant n’est souvent plus réparti uniformément le long de la structure. On assiste alors à une focalisation du courant initiateur d’un emballement thermique. Ceci rend donc la prédiction du second claquage difficile car pour un certain niveau de courant, la géométrie du volume de la puissance dissipée change. L’estimation de cette géométrie est difficile et une mauvaise évaluation conduit à des résultats pour IT2 complètement différents.

Par conséquent, IT2 n’est pas prédictible avec précision par ce genre de simulation.

Les simulations de type SPICE ou utilisant une approche analytique donnent des tendances sur la robustesse des protections ESD mais ne permettent pas d’obtenir la précision nécessaire à leur optimisation. En outre, elles ne donnent pas accès aux grandeurs physiques nécessaires à la compréhension des mécanismes qui gèrent le comportement de la protection soumise à un stress ESD. C’est par conséquent au niveau de la simulation physique (outils TCAD) que nous avons concentré notre étude afin de prédire par la simulation la robustesse d’un composant de protection ESD.