Prototypage virtuel du convertisseur Analogique/Numérique

Un convertisseur analogique numérique (CAN) est un système qui permet de prélever périodiquementdes échantillons d’un signal analogique, et de le quantifier afin de le numériser. [85].

Divers types de CAN existent, on peut citer les:

- Convertisseurs à simple rampe,

- Convertisseurs à rampe numérique,

- Convertisseurs à double rampe,

- Convertisseurs à flash et semi flash, - Convertisseurs pipeline,

- Convertisseurs algorithmiques,

- Convertisseurs Sigma-Delta.

Dans le cadre de notre étude, on s’intéresse plus particulièrement aux CANs de type Sigma-Delta, souvent utilisés dans les chaînes d’entraînement électrique , pour l’acquisition du courant, de la vitesse ou du couple électromagnétique à une fréquence compris entre 20 et 20kHz.

Le fonctionnement d’un convertisseur Sigma-Delta est basé sur le principe du sur échantillonnage (au delà de la fréquence dite de Shannon (Fe= 2 Fmax)) et de mise en forme du bruit. Son principe repose sur un modulateur Sigma-Delta qui échantillonne périodiquement le

Figure 3.42. Courant de la décharge du condensateur de Bootstrap.

103

signal d’entrée et qui effectue une quantification d’un bit (ou plusieurs bits) par coup d’horloge non du signal mais de l’erreur résiduelle entre le signal et l’estimation de la valeur de ce signal (Figure 3.43).

Grâce au sur échantillonnage, les erreurs dues à la quantification imprécise et au bruit sont amoindries par moyennage.

L’avantage d’une telle structure est qu’elle permet d’atteindre une très grande résolution avec peu de structures analogiques. Elle tire directement profit de la forte intégration du traitement numérique.

3.4.3.2. Circuit du CAN Sigma-Delta :

Un modulateur delta se compose d’un comparateur et d’un intégrateur.

On compare le signal d’entrée (Ve) à la sortie de l’intégrateur (Vs). En fonction de cette comparaison, on va venir modifier le signe de la tension d’entrée de l’intégrateur.

De cette manière, la tension Vs. va tendre à suivre l’évolution de la tension Ve :

- Si Ve > Vs : on va intégrer positivement et de manière à ‘forcer’ Vs à se rapprocher de Ve. - Si Ve < Vs : on va tendre à faire diminuer Vs en appliquant une tension négative à l’entrée de l’intégrateur.

En rajoutant après le comparateur un intégrateur, le modulateur delta effectue alors un codage de l’amplitude du signal d’entrée. On obtient alors une sortie sur un bit en fréquence élevée.

On associe au convertisseur un filtre numérique décimateur qui a pour objectif de fournir un signal numérique au format désiré et à la fréquence souhaitée. De plus il élimine le bruit dans la bande passante du signal.

104 3.4.3.3. Implémentation VHDL-AMS :

Netlist 3.9. Code VHDL-AMS d’un CAN type Sigma-Delta.

LIBRARY DISCIPLINES; LIBRARY IEEE;

USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.ALL; USE IEEE.MATH_REAL.ALL;

--digital part of sigma delta converter ENTITY sigdelDIG IS

GENERIC ( vref : REAL := 10.0); PORT ( clk : IN BIT;

QUANTITY isum2 : REAL; SIGNAL vref_help : INOUT REAL );

BEGIN END ENTITY sigdelDIG;

ARCHITECTURE behav OF sigdelDIG IS BEGIN

PROCESS (clk) BEGIN

IF clk'EVENT AND clk = '1' THEN IF isum2 >= 0.0 THEN vref_help <= vref; ELSE vref_help <= -vref; END IF; END IF; END PROCESS; BREAK ON vref_help; END ARCHITECTURE behav; --sigma delta converter LIBRARY DISCIPLINES;

USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.all; ENTITY sigdel2 IS

GENERIC ( vref : REAL := 10.0;

tau1 : REAL := 64.0E-6; tau2 : REAL := 8.0E-6); PORT ( clk : IN BIT;

TERMINAL input : ELECTRICAL;

TERMINAL output : ELECTRICAL); BEGIN END ENTITY sigdel2;

ARCHITECTURE sd OF sigdel2 IS

QUANTITY input_v ACROSS input;

QUANTITY output_v ACROSS output_i THROUGH output; QUANTITY sum1, sum2 : REAL;

QUANTITY isum1 : REAL := 0.0; QUANTITY isum2 : REAL := 0.0; SIGNAL vref_help : REAL := vref; BEGIN PROCESS (clk) BEGIN IF output_v'above(0.0) THEN vout<= 1.0; ELSE vout<= -1.0; END IF; END PROCESS; BREAK ON clk; END ARCHITECTURE sd; -- clock generator LIBRARY DISCIPLINES; USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.all; ENTITY clock IS GENERIC (p : TIME := 1ns);

PORT (clk : INOUT BIT := '1'); END ENTITY clock;

ARCHITECTURE v1 OF clock IS BEGIN

clk<= not clk after p/2; END ARCHITECTURE v1;

--a sinusoidal voltage source ELSE

v == V0 + Va* EXP(- a*( NOW- TD))* SIN( 2.0* math_pi* freq*( NOW- TD)); END USE;

105 3.4.3.4. Co-simulations:

Le signal analogique appliqué à l’entrée du CAN type Sigma-Delta, est un signal harmonique dont l’amplitude est égale à 10V et de période 1 ms.

La figure 3.44, présente une simulation de l’horloge numérique de période 10kHz ainsi que le signal numérique obtenu à la sortie du CAN Delta-Sigma.

4. Conclusion

Les éléments présentés dans ce chapitre justifient notre choix qui à été basé sur la décomposition fonctionnelle des deux blocs numérique et analogique. Notre travail a été partagé en deux parties :

La première partie, décrit une modélisation de la machine asynchrone et la commande directe du

couple DTC. Un modèle système implémenté sur l’environnement Matlab/Simulink du point de

vue concepteur de système a été développé. Cela nous a permis notamment de visualiser l’allure du couple électromagnétique, l’évolution du flux statorique, ainsi que les formes d’onde des composantes triphasées en courant et en tension. Un prototypage virtuel basé sur un modèle comportemental de haut niveau de la commande DTC entourée par la chaîne d’entraînement fait l’objet d’une modélisation mixte (analogique/numérique). Il a été validé par une cosimulation en utilisant le langage VHDL-AMS. Nous avons pu simuler et comparer l’évolution du couple électromagnétique et du flux statorique par rapport au modèle système.

La deuxième partie, a été consacré à l’étude de la partie analogique et mixte du HVIC en vu de l’intégration de la commande et le circuit de puissance. Cette étude est basée sur la méthode de décomposition descendante et fonctionnelle du module HVIC afin d’aboutir un prototypage virtuel des trois fonctions principales ; les fonctions de contrôle, les fonctions de protection, le circuit de commande et enfin le CAN type Delta-Sigma.

Figure 3.44. Signal en haut représente l’horloge numérique, le signal en bas représente le

signal numérique modulé à la sortie du CAN Sigma-Delta. Temps (s)

106

1. Introduction

La phase de la conception de l’intégration de puissance est sans doute la partie la plus critique, en vue de la nature des composants et des modèles y relatifs. Cette phase est l’une des étapes les plus coûteuses dans les processus de mis en ouvre d’un nouveau composant, module ou système. Le présent chapitre est scindé en deux parties.

La première partie, décrit les modèles de composants de puissance considérés, tels que la diode PIN, le transistor MOS et l’IGBT. Le but est de créer une bibliothèque de composants de puissance réutilisable, pour notre application et pour des applications futures.

Dans la deuxième partie nous proposerons une nouvelle approche basée sur un modèle moyen non linéaire en vue de l’élaboration d’un modèle comportemental orienté vers un prototypage virtuel du circuit de puissance, composé de diode PIN, IGBT,..,etc. Ce modèle permet, en plus, de tenir compte, de différents aspects, tels que le calcul des pertes en commutation, les effets de câblage, la compatibilité électromagnétique CEM, l’aspect thermique,…etc.