3.2.a Procédés de fabrication

Nous allons proposer dans cette partie une filière utilisant les nanofils de silicium obtenus par croissance. Le but est ici de mettre en évidence les principales difficultés technologiques ainsi que les briques de base à constituer pour optimiser le fonctionnement d’un tel dispositif. La Figure 6.3 montre les schémas en coupe correspondants aux principales étapes de fabrication.

Dans ce schéma, au point de départ (étape 0), on considère qu’on est à un niveau métallique N situé plutôt dans les derniers niveaux d’interconnexion là où l’espace entre les niveaux est le plus important. Le dispositif va ainsi être fabriqué dans ce cas entre les niveaux N et N+1. La ligne métallique représentée à gauche du schéma ne participera pas au fonctionnement du dispositif mais a été représentée pour montrer comment se fait la co-intégration du dispositif avec les autres lignes métalliques en cours de fabrication.

La filière commence à l’étape 1 par le dépôt d’un oxyde épais, son épaisseur déterminera la longueur totale du transistor, par exemple 1 µm. Cette étape comprend également une photolithographie et une gravure pour déterminer le diamètre de la cavité où se fera la croissance du nanofil ainsi que la localisation du catalyseur en fond de cavité. A ce stade, plusieurs variantes sont possibles : soit le cuivre de la ligne métallique sous la cavité sert directement de catalyseur de croissance, soit on aura déposé et délimité un couche de barrière de diffusion en TiN par exemple

Figure 6.3 : Schémas en coupe des principales étapes de fabrication d’un transistor vertical entre 2 niveaux métalliques d’interconnexion.

entre le cuivre de la ligne métallique et le catalyseur, dans ce cas la croissance se fera sur la couche barrière. Nous présentons plus loin dans ce chapitre des méthodes de localisation du catalyseur en fond de cavité, et discuterons de l’importance que ce catalyseur soit bien en fond de cavité et absent sur les flancs. Le meilleur matériau entre le cuivre de la ligne métallique inférieure et le nanofil devra faire l’objet d’études afin d’obtenir le meilleur contact électrique possible tout en jouant le rôle de barrière pour éviter la diffusion du cuivre de la ligne métallique dans le nanofil.

L’étape 2 correspond à la croissance guidée du nanofil dans la cavité d’oxyde. En effet, la croissance n’étant pas réalisée sur silicium orienté (111) dans cette configuration, le nanofil n’a pas de raison à priori de croître en direction de la ligne métallique supérieure. Il faut pour cela le guider, c’est le rôle de la cavité qu’on vient de former. Nous verrons dans ce chapitre, l’impact du guidage sur les propriétés cristallographiques du nanofil. Le but ici est que le nanofil soit guidé sur toute sa longueur et qu’il ne dépasse pas trop de la cavité. Si on souhaite réaliser un transistor avec des jonctions P/N au sein du nanofil, il faut effectuer une croissance avec un dopage in-situ en alternant les dopages P et N pour créer 3 zones dopées.

L’étape 3 consiste tout d’abord à graver une partie de l’oxyde de façon à dégager les flancs du nanofil. Il y a deux approches possibles pour cette gravure, soit on fait une gravure humide comme celle représentée sur le schéma où en même temps qu’on abaisse les flancs de la cavité, on l’élargit. La deuxième approche consiste à faire une gravure sèche qui abaisse les flancs de la cavité sans l’élargir. On utilisera cette deuxième approche pour réaliser un transistor avec des jonctions P/N au sein du nanofil. Dans ce cas, il faut abaisser les flancs de la cavité jusqu’à les aligner avec la jonction P/N la plus basse dans le nanofil. Il est important de faire cette étape de gravure avant le retrait du catalyseur, cela permet d’enlever à la fois le catalyseur métallique au sommet du nanofil et à la fois d’enlever une partie des résidus de catalyseurs présents sur les flancs du nanofil.

A l’étape 4, le dépôt de l’empilement de grille est effectué par dépôts conformes du diélectrique et du métal. Ces dépôts doivent être effectués à des températures compatibles avec les niveaux d’interconnexion c'est-à-dire inférieures à 450°C. Les critères de choix des matériaux de l’empilement de grilles sont les mêmes que ceux pour la réalisation de capacités MOS présentés au chapitre 3. Une fois ces dépôts réalisés, il faut délimiter cet empilement de grille autour du nanofil par photolithographie et gravure.

L’étape 5 consiste à redéposer de l’oxyde sur l’ensemble et à procéder à un polissage mécano-chimique (CMP) afin d’obtenir une structure plane sur les parties hautes et de dégager le sommet du nanofil pour préparer le futur contact supérieur.

A l’étape 6, on commence par graver partiellement le métal de la grille pour l’isoler électriquement du futur contact électrique supérieur. Dans le cas de transistors à jonctions P/N dans le nanofil, cette gravure sélective doit se faire de façon à aligner la grille avec la jonction P/N la plus haute située dans le nanofil. Il faut ensuite refaire un dépôt d’oxyde afin de remplir l’espace laissé par la précédente gravure et pour la formation des lignes métalliques du niveau N+1. A présent on va graver les cavités qui seront ensuite remplis de métal pour constituer les contacts électriques vers le nanofil, la grille et les autres lignes métalliques du niveau N+1 et leurs contacts vers le niveau N. Cela

revient à faire des gravures de profondeurs différentes. Cela est rendu possible par plusieurs photolithographies et l’utilisation de couches d’arrêt à la gravure.

L’étape 7 correspond au remplissage métallique des cavités formées à l’étape 6, suivie d’une étape de polissage mécano-chimique pour former les contacts électriques. De cette façon on réalise la co-intégration d’un transistor vertical à nanofils avec les autres lignes métalliques et contacts verticaux entre les niveaux N et N+1.