• Seção 4 – Modelos de Referência: relacionar para cada nível de abstração o modelo de referência a ser utilizado na verificação funcional
• Seção 5 – Casos de Teste: relacionar para cada nível de abstração os casos de teste definidos, assim como os respectivos critérios de cobertura.
• Seção 6 – Referências: contém uma lista de referências para outros documentos relacionados.
1.2 Convenções, termos e abreviações
Esta seção explica o conceito de alguns termos importantes que serão mencionados no decorrer deste documento. Estes termos são descritos na tabela a seguir, estando apresentados por ordem alfabética.
Termo Descrição
Casos de Testes Casos de testes originados a partir dos requisitos ou funcionalidades do Sistema.
Microcontrolador 8051 Projeto Fênix
<nome do modulo> fenix_verificacao_8051.doc Pág 5/10
2. Metodologia e Tecnologia de Verificação Metodologia de verificação padrão do BrazilIP.
3. Níveis de Abstração
Os seguintes níveis de abstração serão considerados na verificação funcional do microcontrolador 8051: • Módulo IP do 8051 8051 Memória RAM USART Timer CPU I/O Gerenciador de Interrupção Interface OCP-IP
Figura 1: Níveis de Abstração do Microcontrolador 8051 Memória RAM USART Gerenciador de Interrupção Timer CPU I/O Microcontrolador 8051 In ter fa ce O C P-I P Módulo IP
Microcontrolador 8051 Projeto Fênix
<nome do modulo> fenix_verificacao_8051.doc Pág 6/10
4. Modelos de Referência
Esta seção descreve os modelos de referência a serem utilizados na verificação de cada nível de abstração listado na seção anterior.
5. Casos de Teste
5.1 Casos de Teste da USART 5.1.1 Compliance Case
Configurar cada modo de operação, tanto na recepção quanto na transmissão; Verificar a respectiva freqüência de transmissão/recepção;
Variação no modo de operação e freqüência do Timer 1; Detecção de ruído.
5.1.2 Corner Case
Timer com freqüência de operação máxima; Transmitir e receber ao mesmo tempo;
Troca do modo de operação durante uma recepção/transmissão. 5.1.3 Random Case
Variar os seguintes parâmetros: Reset;
Dado; Baud Rate;
Timer 1: freqüência e modos de operação. Modos de operação
Nível de Abstração Modelo de Referência
8051 Simulador da Keil
Memória RAM Construído pela equipe
USART Construído pela equipe
Timer Construído pela equipe
CPU IP disponível em www.brazilip.org
I/O Construído pela equipe
Gerenciador de Interrupção Construído pela equipe Interface OCP-IP Construído pela equipe
Microcontrolador 8051 Projeto Fênix
<nome do modulo> fenix_verificacao_8051.doc Pág 7/10
Transmissão e Recepção: simultânea e individual. 5.1.4 Real Case
Escrever aplicações reais utilizando ferramenta da Keil. Utilizar, também, aplicações prontas.
5.2 Casos de Teste do Gerenciador de Interrupção 5.2.1 Compliance Case
Habilitar/desabilitar mecanismo de detecção de interrupção;
Habilitar/desabilitar os diversos tipos de interrupção individualmente;
Gerar a ocorrência de interrupções, habilitadas ou não, variando os níveis de prioridade. 5.2.2 Corner Case
Gerar overflow na fila de execução;
Gerar interrupções com mesmo nível de prioridade ao mesmo tempo. 5.2.3 Random Case
Variar os seguintes parâmetros: Reset;
Níveis de Prioridade de cada interrupção; Interrupções geradas;
Interrupções habilitadas. 5.2.4 Real Case
Escrever aplicações reais utilizando ferramenta da Keil. Utilizar, também, aplicações prontas.
5.3 Casos de Teste do Timer 5.3.1 Compliance Case
Variar a configuração dos modos de operação; Variar o comportamento: timer e contador; Variar a freqüência de overflow;
Timer 0 no modo 3, Timer 1 nos quatro modos de operação. 5.3.2 Corner Case
Freqüência de overflow máxima; 5.3.3 Random Case
Variar os seguintes parâmetros: Reset;
Microcontrolador 8051 Projeto Fênix
<nome do modulo> fenix_verificacao_8051.doc Pág 8/10
Modos de operação; Freqüência de overflow;
Habilitar/desabilitar incremento do timer; Modo de operação: contador ou timer. 5.3.4 Real Case
Escrever aplicações reais utilizando ferramenta da Keil. Utilizar, também, aplicações prontas.
5.4 Casos de Teste da CPU 5.4.1 Random Case
Variar os seguintes parâmetros: Reset;
Variar instruções e modos de endereçamento; Overflow nas operações aritméticas;
5.4.2 Real Case
Escrever aplicações reais utilizando ferramenta da Keil. Utilizar, também, aplicações prontas.
5.5 Casos de Teste de I/O 5.5.1 Random Case 5.5.2 Real Case
Escrever aplicações reais utilizando ferramenta da Keil. Utilizar, também, aplicações prontas.
Os estímulos para cada caso de teste de cada nível de abstração foram descritos em um outro arquivo em função do seu tamanho. Os arquivos contendo os casos de teste estão listados abaixo:
Microcontrolador 8051 Projeto Fênix
<nome do modulo> fenix_verificacao_8051.doc Pág 9/10
6. Testes de Regressão
Teste de regressão é utilizado para garantir que apesar de modificações em um projeto, este se mantém compatível com a funcionalidade previamente verificada. Esta preocupação se deve ao fato de que por vezes uma alteração realizada para corrigir um problema ou adicionar nova funcionalidade no projeto pode causar inconsistências no que já foi verificado.
Uma das formas de evitar este tipo de problema é o de trabalhar com ferramentas de controle de versões de projeto. Sempre que uma correção é realizada ou funcionalidades são adicionadas, uma nova versão do projeto deve ser gerada. Algumas ferramentas disponíveis para este tipo de gerenciamento são o CVS e o SVN.
7. Gerência de Falhas
Utilizar o software de gerência de falhas Bugzilla.
8. Cronograma
Disponível no site do Projeto Fênix em:
http://www.brazilip.org/fenix/projetos/8051/docs/fenix_cronograma_8051.html
NÍVEL DE ABSTRAÇÃO ESTÍMULOS PARA CADA CASO DE TESTE
8051 FENIX_VERIFICACAO_8051.DOC
Memória RAM fenix_verificacao_8051_ram.doc
USART fenix_verificacao_8051_usart.doc
Timer fenix_verificacao_8051_timer.doc
CPU FENIX_VERIFICACAO_8051_CPU.DOC
I/O fenix_verificacao_8051_io.doc
Gerenciador de Interrupção fenix_verificacao_8051_interrupcao.doc
Microcontrolador 8051 Projeto Fênix
<nome do modulo> fenix_verificacao_8051.doc Pág 10/10
9. Referência
[1] Metodologia de Verificação do Brazil-IP. Elmar Melcher
[2] Writing Testbenches: Functional Verification of HDL Models. Bergeron, J. Second Edition. Kluwer Academic Publishers.
[3] Alessandro Noriaki e Edson Moreno. Network on Chip - NoC. Projeto Fênix, Plano de Verificação, Versão 0.1, setembro, 2003.