Dimension du vecteur Performances MCPS 16x16 MCUPS 16x16 MCPS 5x5 MCUPS 5x5
FIGURE3.21 – Performances de l’architecture proposée en fonction de la dimension du vecteur d’entrée
En observant la figure 3.20, on remarque que les performances augmentent progressivement avec la taille de la couche compétitive. Dans l’architecture proposée, la distribution du traitement global sur des neurones interconnectés permet de stabiliser la fréquence d’horloge maximale n’af-fectant pas ainsi le temps d’exécution total avec le nombre de neurones plus élevé utilisés en phase de compétition. De plus, l’augmentation de la dimension du vecteur d’entrée permet également d’augmenter les performances (voir la figure 3.21). D’un autre côté, comme nous pouvons le constater de la figure 3.21, à partir d’un certain niveau l’augmentation de la dimension ne permet plus d’améliorer les performances. Cela est dû au traitement sériel des éléments de vecteur d’en-trée. Car si le temps de calcul des éléments de vecteurs (calcul de la distance et mise à jour des poids) dépasse largement le temps des opérations de communication (propagation systolique et rétro propagation d’identifiant du neurone gagnant), l’exécution en parallèle de l’algorithme de Kohonen sur les neurones distribués ne permettra plus de l’accélérer de manière significative. En effet, le traitement séquentiel des vecteurs d’entrée de très grande dimension devient prépondérant dans l’exécution de l’algorithme et influe grandement sur les performances globales de l’archi-tecture. En conclusion, l’architecture proposée est plus adaptée à des cartes auto-organisatrices de grande taille utilisant des vecteurs d’entrée de grande dimension.
3.6 Comparaison de l’architecture SOM-NoC avec les
archi-tectures matérielles classiques de la carte SOM
L’architecture proposée a été comparée avec d’autres approches d’implémentation matérielle de la carte auto-organisatrice proposées en littérature [1, 2, 106, 111, 115, 119, 120]. Le tableau 3.9 résume cette comparaison. L’objectif de cette comparaison est de montrer que l’architecture proposée, qui a l’avantage d’être extensible et adaptable, est aussi compétitive, de point de vue performance, avec des architectures matérielles de l’état de l’art. Pour chaque implémentation, les paramètres de la carte, la technologie utilisée, la fréquence d’horloge maximale, les perfor-mances en fonction de MCUPS et la possibilité de flexibilité sont présentés.
TABLEAU3.9 – Comparaison de l’architecture proposée avec les implémentations matérielles de la litté-rature
Approche Taille SOM Dimension du vecteur Architecture Technologie Fréquence max MCUPS Adaptabilité
[115] 16×16 3 Parallèle FPGA 33 25 344 Non
[120] 16×16 128 Sérielle FPGA 33 17 500 Non
[111] 16×16 16 Sérielle CMOS 100 9 102 Non
[1] 100 2 048 Systolique FPGA 148 3 467 Non
[2] 384 1 024 SIMD RAPTOR2000 105 4 338 Off line
[119] 16×16 2 048 Sérielle FPGA 69 6 305 Off line
[106] 6 050 194 Séquentielle Core I7 NA 1 628 Dynamique
SOM-NoC 16×16 256 Systolique FPGA 250 18 597 Dynamique
Les conclusions tirées par cette comparaison sont les suivantes :
1- La fréquence d’horloge maximale : On remarque que pour l’architecture proposée, la fré-quence d’horloge est la plus élevée parmi les architectures de l’état de l’art, d’une part à cause de la technologie plus récente utilisée et d’autre part à cause de la distribution du traitement sur les neurones opérant en parallèle et étant connectés entre eux via les routeurs d’un réseau sur puce. Par conséquent, cette architecture régulière et homogène est indé-pendante des paramètres et de la structure de la carte SOM, puisque l’ajout de nouveaux neurones/routeurs n’augmente pas le chemin crique, le délai étant le responsable principal de la fréquence de fonctionnement maximale. De plus, l’architecture interne d’un neurone étant sérielle et en pipeline contribue également à cette fréquence de fonctionnement maxi-male élevée.
2- Les performances temporelles : L’architecture proposée est également bien placée, du point de vue performance, par rapport à l’état de l’art. L’architecture proposée étant de type MIMD offre un degré de parallélisme important qui est contrecarré par la propagation sys-tolique d’une part, et la fréquence de fonctionnement maximale d’autre part.
3- La flexibilité : L’approche proposée permet de rendre l’architecture matérielle de la carte auto-organisatrice de Kohonen flexible et extensible. A base de cette approche, les
para-mètres et la structure de la carte utilisés peuvent être modifiés dynamiquement au cours de l’exécution, sans avoir besoin d’une nouvelle conception.
La comparaison présentée précédemment dans le tableau 3.9 permet de donner une idée sur le positionnement de notre approche par rapport à l’état de l’art. D’un autre côté, on remarque que les valeurs hétérogènes des paramètres des cartes SOM et technologies utilisées ne permettent pas d’effectuer une comparaison dans les mêmes conditions. C’est pour cela que nous avons développé à des fins de comparaison deux architectures matérielles classiques de la carte auto-organisatrice : les architectures massivement parallèle et séquentielle proposées respectivement dans les articles [115] de Hikawa et Maeda et [116] de Hikawa et Kaida.
Dans la première architecture massivement parallèle, le calcul des éléments du vecteur est effectuée en parallèle sur plusieurs étages d’opérateurs arithmétiques asynchrones au niveau de chaque neurone. Tous les traitements sont effectués en un seul cycle d’horloge de la carte SOM y compris la recherche du neurone gagnant s’effectuant à base d’un comparateur global. Il est à
noter qu’avec cette approche, la taille maximale synthétisable testée est de8 × 8 neurones. Donc,
les résultats affichés pour les structures supérieures à8 × 8 sont estimés.
La deuxième architecture séquentielle consiste en un seul neurone physiquement implanté. Ce module représente séquentiellement tous les neurones de la carte auto-organisatrice. De plus, les éléments des vecteurs sont analysés d’une façon sérielle sur un circuit asynchrone d’opérateurs arithmétiques.
FIGURE3.22 – Comparaison de la fréquence maximale de l’architecture proposée par rapport aux archi-tectures classiques
Les tests ont été effectués sur des architectures traitant des vecteurs de dimension de 16, afin de comparer la fréquence d’horloge maximale ainsi que le temps d’exécution d’une itération d’ap-prentissage. La figure 3.22 montre que la fréquence de l’architecture proposée est stable pour les différentes tailles de la carte SOM. Ce résultat n’implique pas que l’architecture proposée donne les meilleurs résultats en termes de performances (MCPS et MCUPS) parmi les trois architectures
testées. Il confirme seulement que l’évolution de la taille de la carte SOM n’a aucune influence sur la fréquence de fonctionnement de l’architecture, ceci étant essentiellement dû à la distribu-tion du traitement sur des neurones interconnectés. La fréquence de foncdistribu-tionnement maximale de l’architecture séquentielle est également stable car sa structure matérielle change légèrement en changeant la taille de la carte SOM. Par contre, l’architecture massivement parallèle est la plus influencée par le changement de la taille de la carte SOM. Sa fréquence de fonctionnement maximale diminue progressivement avec la taille de la carte SOM. Cela est dû à l’utilisation d’un comparateur global dont le nombre d’étages augmente avec le nombre de neurones compétitifs.
FIGURE 3.23 – Comparaison du temps d’exécution de l’architecture proposée par rapport aux