La miniaturisation

2.1.1 Présentation du concept

Avec l’implantation des composants électriques et de leurs connexions sur le même substrat, l’approche monolithique permet d’augmenter la fiabilité des circuits RF, en limitant les pertes en ligne et les problèmes rencontrés par l’utilisation de connexions externes (Pucel, 1981). Elle permet aussi de réduire les dimensions des circuits complexes et favorise à ce titre l’intégration d’un plus grand nombre de composants sur une surface réduite. Sur les gaufrettes servant à la fabrication, les composants peuvent ainsi être intégrés avec une plus grande densité. Conformément à une hypothèse énoncée en 1975 par Gordon Moore, co- fondateur de la compagnie Intel, le nombre de transistors sur une même surface de puce pour les circuits numériques CMOS devait doubler tous les deux ans. La précision de cette théorie en a fait une loi. Elle a posé les jalons de la course à l’infiniment petit, et érigé le concept de miniaturisation au centre des préoccupations des chercheurs en microélectronique. Cette exigence est d’autant plus pertinente que le coût d’une puce est proportionnel à la surface qu’elle occupe sur la gaufrette de fabrication. Les concepteurs sont ainsi amenés à réduire au maximum les dimensions des puces, sans toutefois sacrifier ses performances. Ils font face pour cela à de nombreux défis regroupés au sein d’une théorie dite de la mise à l’échelle, présentée à la section suivante.

2.1.2 Théorie de la mise à l’échelle et défis associés

La théorie de la mise à l’échelle est applicable lorsque les dimensions des transistors sont diminués d’un facteur tel que : < 1 (Baker, 2010, p. 152). Elle comporte de nombreux défis pour les concepteurs. Le chapitre 2 de la thèse (Deshpande, 2002) évoque en détails les contraintes associées à la mise à l’échelle des transistors, relatives aux dimensions de la couche d’oxyde et du canal, ainsi qu’à la modélisation des effets électriques et du bruit.

Avec la diminution de la longueur du canal par exemple, la dynamique des porteurs de charges électriques dans le canal est modifiée de telle sorte que la relation strictement linéaire entre leur vitesse et leur mobilité donnée à l’équation (1.4) n’est plus valide, ébranlée par la saturation de leur vitesse. Ce phénomène influence les équations qui régissent le courant du transistor, sa fréquence de transition ou sa transconductance (Gray, 2009, pp. 59-65). Par ailleurs, la diminution de la longueur du canal augmente la proportion des courants de fuite, modifie la tension de seuil du CMOS et augmente la fragilité de la couche d’oxyde (Baker, 2010, p. 154). Évoquons aussi le fait que la mise à l’échelle des transistors s’accompagne d’une baisse des grandeurs électriques comme la tension d’alimentation ou la puissance consommée, ce qui réduit les plages dynamiques, et accentue la contrainte d’opération à bas voltage et bas courant d’une génération à l’autre. Toutes ces contraintes constituent de vrais défis pour les concepteurs de circuits analogiques. À l’inverse, la mise à l’échelle des transistors peut s’avérer bénéfique dans le cadre de l’électronique numérique. La réduction de la longueur du canal s’accompagne par exemple d’une augmentation de la vitesse des circuits (Gray, 2009, p. 59). La baisse de la tension d’alimentation permet de consommer moins de courant au repos et d’augmenter la vitesse de commutation (Deshpande, 2002).

Les incertitudes suscitées par la mise à l’échelle peuvent être limitées en optant pour un procédé de fabrication robuste. En effet, tous ces aspects font l’objet d’analyses et de tests dans le processus de maturation d’un procédé de fabrication. D’ailleurs, les remarquables performances atteintes en matière de miniaturisation sont largement tributaires de ces procédés (Gray, 2009, p. 59). Dans le cadre de ce mémoire, nous avons choisi le procédé TSMC 0.18 µm, qui est assez robuste, tout en offrant des performances de vitesse appropriée pour ce travail de recherche.

2.1.3 Miniaturisation des inductances d’isolation et thématique CMOS-RF

Le développement et l’amélioration des procédés de fabrication ont été déterminants pour répondre aux besoins technologiques de plus en plus croissants dans le domaine de la microélectronique. L’un des résultats probants obtenus dans ce cadre est la diversification

des composants micrométriques. Chacun d’entre eux comporte des forces et des faiblesses par rapport à la réalisation d’une fonction. Les transistors HBT par exemple s’imposent pour le traitement de la puissance RF, grâce à leur gain élevé en courant et leur robustesse aux hautes fréquences. Les transistors CMOS quant à eux sont utilisés pour l’implémentation des fonctions numériques, avantagés par la très haute densité d’intégration qu’ils offrent, leur faible consommation de courant statique et leur rapidité grandissante. Les techniques d’encapsulation unifiant ces types de composants ou des technologies différentes sur le même substrat ont favorisé l’émergence des systèmes mixtes. Par exemple, des circuits en technologie CMOS et des amplificateurs RF en technologie GaAs HBT peuvent être intégrés sur des supports uniques appelés MCM (de l’anglais Micro-Chip Module). La thèse (Noonan, 2005) présente et développe la thématique des MCM, avec les détails sur quelques procédés de fabrication.

Avec cette cohabitation, il existe donc une problématique CMOS-RF, émanant du manque d’isolation que nous avons précédemment évoqué, même avec les procédés de fabrication actuels (Lederer, 2006). Elle est renforcée par une tendance de la recherche qui ambitionne de faire du CMOS un composant capable de réaliser à la fois des fonctions analogiques (RF), et des fonctions numériques sans dégradation de performances de part et d’autre (Fong, 2002, p. 1). L’une des solutions apportées pour la résoudre est d’isoler les circuits CMOS des signaux RF, grâce à une inductance appelée RF-Choke. Dans les MCM, elle sert par exemple à isoler le circuit de polarisation de l’amplificateur intégré RF (Ferri, 2001, p. 23; Misra, 2004, p. 472). En effet, l'impédance du RF-Choke étant proportionnelle à la fréquence, elle se comporte comme un court-circuit pour les signaux DC, et comme un circuit ouvert pour les signaux RF. Cette inductance doit être suffisamment élevée pour bloquer le signal RF à la fréquence considérée. Pour ce faire, elle occupe malheureusement beaucoup d’espace, ce qui contraint les concepteurs à limiter ses dimensions. La thèse (Chirala, 2007, pp. 19-22) présente à cet effet quelques techniques de miniaturisation des inductances.

Cette miniaturisation des inductances s’accompagne d’une réduction de l’isolation, et favorise l’infiltration des signaux RF dans le circuit de polarisation. Il s'impose donc un

compromis entre la miniaturisation de l'inductance pour préserver la surface de puce et l'isolation pour laquelle les performances du système sont acceptables. Ce compromis est au

cœur de notre travail de recherche, dont l'un des objectifs sera de trouver l'inductance minimale qui permet d'optimiser les performances du régulateur dans un contexte de fortes perturbations RF. La section suivante aborde plus en détails l’état de l’art de l’interaction RF

dans les MMIC.