Il existe quatre méthodes principales de modélisation des transistors MOS de puissance dans les simulateurs :
La modélisation type commutateur : on modélise le transistor de puissance par un commutateur contrôlé : fermé quand le transistor est à l’état bloqué et ouvert quand il est à l’état passant ; c’est une méthode simple et rapide mais qui manque de précision.
Evaluation du modèle compact standard HiSIM_HV en régime statique chapitre 4
128
La modélisation de type code, sous forme d’une sous-routine écrite en langage de
programmation, qui décrit les équations du transistor.
La modélisation avec des modèles intrinsèques (compacts) : ces modèles décrivent le
comportement électrique des composants actifs et passifs dans un circuit. Ils sont caractérisés par leur rapidité mais, dans certains cas, ils sont insuffisants pour modéliser certains effets spécifiques au transistor MOS de puissance.
La macro-modélisation : cette méthode utilise un circuit électrique pour la description du dispositif. Elle utilise les modèles compacts, en plus de nouveaux sous-circuits, pour modéliser certains effets physiques non pris en compte par le modèle compact. Il existe deux types de macro-modélisation : la macro-modélisation structurelle utilisant des composants standards (résistances, capacités, diodes ….etc.) et la macro-modélisation de type comportementale, qui modélise les équations mathématiques du composant en utilisant des sources de tension et de courant contrôlées.
4.2.1 Le macro-modèle : modèle de STMicroelectronics
Un modèle représente généralement un compromis entre les aspects de simplicité et de complexité, les notions physiques et empiriques, le nombre d'effets inclus, le nombre de paramètres, l'adaptabilité aux diverses technologies, et enfin, l'efficacité de calcul. De nombreux groupes dans le monde ont tenté de modéliser les différentes architectures de transistors MOS HV en utilisant différentes approches. La plupart de ces modèles sont composés de sous-circuits : les configurations des sous-circuits proposés pour la modélisation des transistors DMOS sont nombreuses. Plusieurs dispositifs et niveaux d’approximation ont été utilisés. Les modèles présentés sont basés pour la plupart sur un transistor MOS intrinsèque “classique” auquel des composants sont ajoutés en série pour simuler la région de drift ; on peut trouver, par exemple :
• des résistances [Poch76] (“spreading resistances”, résistances différentielles) (Figure 4.1: a) • des transistors JFET [Sun80] (Figure 4.1: b)
129
Figure 4.1: Exemple de macro-modèle de MOS HV : a) Circuit équivalent avec résistance indépendante de la tension de grille. b) Deux solutions circuits
pour les dispositifs DMOS vertical (gauche) et latéral (droite).
D’autres modèles, avec une approche de type sous-circuits, n’utilisent pas des dispositifs classiques comme des résistances ou des transistors à jonction, mais implémentent directement des équations courant-tension obtenues en étudiant le comportement physique des DMOS. D’autres modèles encore utilisent des relations empiriques. Claessen et Van Der Zee [Clas86] ont proposé un modèle de DMOS latéral composé de deux transistors MOS en série et deux éléments qui décrivent le transport dans la couche épitaxiée (Figure 4.2).
Figure 4.2 : Sous-circuit proposé par Claessen et Van der Zee avec deux transistors MOS pour tenir compte du dopage du canal et deux composants parasites qui
représentent la zone épitaxiée
Afin d’assurer la flexibilité de la construction et la facilité de convergence des simulations électriques, STMicroelectronics utilise une approche de type “sous-circuits” pour modéliser le transistor LDMOS haute tension.
En raison de la large gamme de polarisations dans laquelle les transistors MOS haute tension sont habituellement utilisés (0-20V sur la tension de drain dans notre cas) et de la constitution physique de la zone active, certaines caractéristiques sont requises pour le modèle du MOSFET, en particulier pour la zone de canal.
Evaluation du modèle compact standard HiSIM_HV en régime statique chapitre 4
130
Pour la modélisation de la zone de canal, on utilise le modèle public BSIM3SOI. Celui-ci ne permet pas de prendre en compte l’inhomogénéité du dopage du canal. D’autres composants sont rajoutés pour décrire le transport de la sortie du canal à l’électrode de drain (Figure 4.3).
Figure 4.3 : Macro-modèle simplifié utilisé par STMicroelectronics pour modéliser le transistor LDMOS
4.2.2 Modèle compact du MOS haute tension : HiSIM-HV
Les modèles compacts sont généralement disponibles dans les simulateurs de circuits standards. Ces modèles contiennent d'une part des expressions basées sur la physique et d'autre part un certain degré d'empirisme. Ces modèles disposent de plusieurs paramètres qui permettent de les adapter aux différentes technologies, dans le but de décrire correctement les caractéristiques électriques du composant.
Actuellement, le modèle compact peut être basé sur : • la tension de seuil,
• le potentiel de la surface : HiSIM_HV, • la charge.
Concernant les MOS haute tension, on a assisté ces dernières années à une augmentation du nombre de modèles disponibles, chacun comprenant des milliers de paramètres et des noms « énigmatiques » comme BSIM, EKV, PSP ou MM20 [MM20]. Dernièrement, HiSIM_HV [Kim90] [Kim91] [Vic95].
[Hal04] a été élu modèle standard des MOS HV car il répondait aux normes du CMC. D'un point de vue industriel, une question se pose immédiatement : y-a-t-il réellement des
131
différences entre ces différents modèles ? La réponse est, évidemment, oui ; il y a des différences de deux types : premièrement, les différentes modèles utilisent différentes approches pour modéliser et caractériser la physique derrière le silicium; on se trouve avec des modèles mathématiques différents. En outre, ces différents modèles peuvent même rendre compte d’effets différents. La seconde différence vient du fait qu'il existe des tests divers et variés qui vérifient la validité d’un modèle.
4.2.2.1 Présentation du modèle compact HiSIM-HV
HiSIM_HV est un modèle compact public dédié aux transistors MOS haute tension. Il a été développé à partir du modèle pour le MOS standard HiSIM (Hiroshima-university STARC IGFET Model) par l’université de Hiroshima. HiSIM_HV est considéré comme le principal modèle compact numérique disponible à l'heure actuelle pour la modélisation des transistors haute tension. C'est un modèle basé sur le potentiel de surface, dans lequel une nouvelle solution a été mise en place dans le but de réduire le temps de simulation imputé à la résolution itérative de l’équation de Poisson dans les zones de drain et de source.
Il est ainsi basé sur la répartition des charges comme tous les autres modèles basés sur le potentiel de surface, mais il n’utilise pas la linéarisation de l’inversion de la densité de charges en fonction de φsemployée dans les modèles MM11et PSP [Galu10].
Le grand avantage des modèles basés sur le potentiel de surface est la description homogène, ou bien unifiée, des caractéristiques du composant pour tous les points de polarisation. HiSIM_HV est conçu pour les transistors haute tension symétriques et non symétriques. En appliquant cette approche du potentiel de surface sur le canal graduel du MOS haute tension du côté de la source et du drain, il décrit les caractéristiques du composant.
Evaluation du modèle compact standard HiSIM_HV en régime statique chapitre 4
132