Outre la compréhension des mécanismes dynamiques à l’œuvre lors du déclenchement des
structures de protection ESD, le principal objectif de l’analyse transitoire est de déterminer la
capacité des protections à ne pas dépasser les fenêtres de tension imposées par les concepteurs de circuits, et particulièrement dans les premières nanosecondes de l’impulsion. En effet, pour de courts temps de montées de l’impulsion incidente, il arrive que le composant n’ait pas le temps d’entrer en mode de basse impédance et de se replier avant que la tension de destruction des composants à protéger ne soit atteinte. Ce retard au déclenchement du composant de protection se traduit par un pic de surtension qu’il est important de surveiller, car dans certaines condi-tions, il peut à lui seul induire le claquage d’un oxyde de grille.
L’observation directe en vf−T LP n’est pas adaptée à la mesure de pics de surtension au
déclenchement d’une protection, car ce pic survient précisément pendant le front de montée de l’impulsion. Cela correspond au moment où les signaux varient le plus vite, et donc où les com-posantes fréquentielles élevées sont cruciales. Les pics mesurés risquent donc d’être peu fidèles à la réalité. De plus, cet instant est également celui pour lequel se manifeste l’effet du désaligne-ment des impulsions incidentes et réfléchies évoqué dans la section précédente. Dans l’exemple
cité plus haut,(équation 2.4), une erreur de 110 ps, (la précision du réglage) dans l’ajustement
provoque une incertitude de 11 V sur les 100 V de l’impulsion.
2.4.1 Principe de la mesure indirecte de pics de surtension
Une technique très simple pour évaluer l’amplitude de cette surtension est de coupler la protection à étudier avec un composant à protéger placé en parallèle, si possible dans une configuration qui le rend particulièrement vulnérable à une agression par des pics très courts, c’est-à-dire qu’il se détruit instantanément s’il se déclenche.
Ainsi, selon les niveaux de tension et courant de destruction des deux composants, et la tension de claquage BV du composant à protéger, on peut avoir trois configurations :
– Cas 1
La protection est endommagée en premier. Cela signifie que pour tous les niveaux de courant inférieurs au courant de destruction de la protection, celle-ci a convenablement rempli sa tâche. Le pic de surtension n’est donc pas une menace.
– Cas 2
Le composant à protéger est endommagé en premier, à une tension quasi-statique
DÉCLENCHEMENT : COUPLAGE AVEC UN COMPOSANT À PROTÉGER. 41
si l’on connaît la caractéristique T LP des deux composants. Elle n’est pas causée par un
pic de surtension, mais par une trop forte résistance dynamique RON de la protection. Il
s’agit d’un phénomène quasi-statique. – Cas 3
Le composant à protéger est endommagé en premier, mais à une tension quasi-statique
inférieure à sa tension de destruction Vt2. Selon une logique quasi-statique, il est supposé
rester intact. On en déduit l’existence d’un pic de surtension dont l’amplitude est au moins
égale à la différence entre la tension quasi-statiqueVt2 de déclenchement du composant et
celle pour laquelle il est effectivement détruit.
Figure2.11 – Principe de la mesure « indirecte » du pic de surtension.
2.4.2 Application à l’étude de la surtension au déclenchement de protections ESD à base de transistors PNP
Cette technique de caractérisation a été utilisée pour déterminer le comportement au dé-clenchement de protections développés par A. Gendron lors de sa thèse [31]. Ces composants, appelés « PNP/Diode », sont formés par la mise en parallèle au sein du même composant d’un
transistor bipolaire P N P latéral avec un P N P vertical. Le transistor vertical peut cependant
être assimilé à sa diode base/collecteur en inverse, du fait du très faible rapport d’injection de sa
jonction émetteur/base. Une structureP N P/Diodese déclenche lors du claquage par avalanche
de la jonction verticale base/collecteur, qui survient à 35V (chapitre 1.6.2).
La protection est testée dans cet exemple avec le composant à protéger pour lequel il a
été conçu, un composant de puissanceN LDM OS dont le claquage par avalanche survient aux
alentours de BV = 60 V dans la configuration de la figure2.12. LeN LDM OSest en effet stressé
42 PROTECTIONS ESD HAUTE TENSION
favorable au déclenchement du transistorN P N parasite si la tension appliquée est suffisante. Le
déclenchement du N LDM OS sera étudié plus en détails dans le chapitre 5.4. Il est important
cependant de noter que ce composant n’est pas conçu pour fonctionner en avalanche, et le
claquage de la jonction base/collecteur de son N P N parasite entraine sa destruction en moins
d’une nanoseconde. Une résistance RG d’une valeur variant de 1kΩ jusqu’à 10 kΩ est insérée
entre le contact de grille et la source. Une autre caractéristique de ce composant est sa sensibilité
à la valeur de la résistanceRG et au temps de montée de l’impulsionESD. Une forte résistance
de grille et une forte pente dV
dt de l’impulsion entrainent une réduction significative de la tension
de déclenchement drain/source Vt1 du composant.
Figure 2.12 – Test en conditions de l’efficacité de protection duP N P/Diode pour une entrée 50 V.
Le test a été effectué pour des tensions positives croissantes, jusqu’à ce que l’un des deux composants soit détruit. Le composant détruit est identifié par une observation au microscope, et par des mesures complémentaires I-V statiques. Différentes conditions ont été analysées, comme
la durée de l’impulsion (P W), le temps de montée, tr, et la résistance de grille RG. La durée
d’impulsion varie entre 5 ns en vf−T LP et 100 ns en T LP. Les temps de montée ont pour
valeurs 175 ps, 300 ps, 1 ns et 10ns. Les mêmes mesures ont été répétées sur plusieurs
échan-tillons différents afin d’écarter les artéfacts. Les résultats sont reportés dans le tableau2.2. Les
différents cas évoqués plus haut correspondent à des conditions particulières.
Le casno 1, dans lequel le composant de protectionP N P/Diode est détruit en premier, est
obtenu pour des temps de montée longs (1 ns, 10 ns), qui ne provoquent pas de surtensions
importantes de la part du P N P/Diode, et ne déclenchent pas le NLDMOS. Ainsi, ce dernier
est protégé efficacement. Il est transparent pour le P N P/Diode, qui atteint donc son courant
de claquage thermiqueIt2, à 7 Aenviron pour des impulsions de 100ns.
Le cas no 2 (déclenchement « quasi-statique » du N LDM OS) est obtenu pour des
DÉCLENCHEMENT : COUPLAGE AVEC UN COMPOSANT À PROTÉGER. 43
plus faible (It2 = 16 A). On atteint donc la tension de déclenchement et de claquage thermique
duN LDM OS.
Le casno 3 est obtenu dans une configuration similaire à la précédente, mais avec des temps
de montée courts et des résistances de grilles élevées, qui rendent le NLDMOS beaucoup plus susceptible aux pics de surtension provenant du PNP/Diode. Du point de vue du PNP/Diode, cette configuration n’est pas différente de la précédente, et la surtension générée est donc la même. Cependant, si elle est invisible dans le cas 2, elle est ici capable de déclencher le NLDMOS du fait de la forte résistance de grille, qui abaisse sa tension de déclenchement.
Cas 1 Cas 2 Cas 3
PW 100 ns 5 ns 5 ns, 100 ns
tr 1 ns, 10 ns 175 ps à 10 ns 175 ps, 300 ps
RG 1 kΩ, 10 kΩ 1kΩ 10 kΩ
Tableau2.2 – Bilan des configurations pour lesquelles les différents cas évoqués ont lieu sur la protection PNP/Diode et le composant NLDMOS. Le cas 3 n’est observé que pour des temps de montée faibles et des fortes résistances de grille.
La figure ci-dessous montre les courbes TLP obtenues dans une configuration correspondant au casno 3.
Figure 2.13 – Calcul de la surtension générée par le PNP/Diode à l’aide d’une mesure T LP
indirecte. La largeur d’impulsion est de 100 ns, le temps de montée de 300 ps, et la résistance
de grille est de 10 kΩ. La caractéristique T LP de la structure couplée protection//NLDMOS
est représentée en vert, et la comparaison avec une protection seule en bleu. La superposition des deux courbes montre que le NLDMOS ne se déclenche pas avant d’atteindre sa tension de dégradation.
44 PROTECTIONS ESD HAUTE TENSION 2.4.3 Limites de la méthode de mesure indirecte des pics de surtension
Un avantage de cette approche est qu’elle peut servir à la fois de méthode d’investigation, pour évaluer les éventuelles surtensions, mais aussi de test de validation, car la protection est
placée directement dans la configuration d’un CI à protéger. Mais l’usage reste limité à cause
notamment de la difficulté de mise en œuvre de la mesure. En effet, il s’agit de comparer des tensions mesurées à très bas courant (tensions de déclenchement de composants seuls) avec d’autres mesurées à fort courant (plusieurs Ampere pour le déclenchement de composants à protéger placé en parallèle avec la protection). Une telle comparaison nécessite un très bon éta-lonnage du banc de mesure, qui doit être effectué avant chaque série de mesure.
De plus, dans le cas précédent comme dans de nombreux cas, la tension de déclenchement
du composant à protéger varie en fonction de la pente du front montant de l’impulsion ESD
(phénomène de « dV
dt triggering »). Or, à temps de montée égal, cette pente est proportionnelle
à la tension de l’impulsion envoyée. Il est donc délicat de reproduire les conditions de déclen-chement du composant à protéger en tenant compte de cette pente une fois le composant placé en parallèle avec la protection.
Enfin, la mise en œuvre de cette méthode est coûteuse du fait de la nécessité d’ajouter, dans les véhicules de test silicium, des structures couplées de chaque protection avec l’ensemble des composants à protéger. De plus, la qualification d’une protection se trouve retardée par le nombre de tests à effectuer, d’autant qu’il est nécessaire de répéter les mesures plusieurs fois afin de déterminer la précision du résultat.
2.5 Conclusion
Nous avons vu dans cette section les méthodes les plus couramment utilisées pour évaluer le
pic de surtension atteint par les protectionsESDlors de leur déclenchement. La visualisation en
vf−T LP est assez simple à utiliser, mais a pour désavantage principal un manque de précision
dans l’alignement des impulsions incidentes et réfléchies, ainsi qu’une importante distorsion des signaux mesurés par les sondes de tension et courant. Les mesures indirectes ne sont pas à
abandonner totalement. Il est intéressant de pouvoir tester les protectionsESDen même temps
que les composants à protéger. Cela permet notamment de déterminer l’éventuelle tolérance que peut avoir le composant à protéger lorsque sa tension de seuil est dépassée pendant une durée très courte, ce qui arrive fréquemment lorsque la protection atteint son pic de surtension.
Chapitre
3
Nouvelle méthodologie basée sur la correction
des données : le transient − T LP (t-TLP)
3.1 Introduction
La solution que nous avons développée au LAAS reprend le principe du vf −T LP en y
intégrant un traitement mathématique des données mesurées à l’oscilloscope. La précision de la mesure s’en trouve grandement améliorée, si bien que la limitation de la mesure correspond alors aux 6 GHz de bande passante analogique de l’oscilloscope, soit à une résolution de 58 ps dans le domaine temporel. Cette méthode s’applique tant à l’extraction précise de formes d’onde V(t)
et I(t) qu’à l’obtention de graphesI−V T LP etvf−T LP complets, comme on pourra le voir.
Nous allons voir dans une première partie le principe de la méthodologie, puis nous aborde-rons le traitement qu’il est nécessaire de faire subir aux signaux pour pouvoir l’appliquer. Des résultats de mesure sur quelques composants seront présentés. Enfin, une méthode d’étalonnage plus simple à utiliser sera présentée.