Le capteur CMOS MAPS

0 5 10 MFTPlane_00 x [cm] -10 -5 0 5 10 y [cm] -10 -5 0 5 10 MFTPlane_00

F 5.9 – Arrangement des zones actives (larges bandes vertes) et des zones de l’électronique de lecture (fines bandes rouges) pour la face avant d’un plan (gauche) et la face arrière d’un plan (droite).

5.2.3 Le capteur CMOS MAPS

Afin de remplir les fonctions nécessaires pour dépasser les limitations du spectromètre à muons actuel, le MFT se doit d’avoir une résolution de pointage suffisante à la reconstruc-tion des trajectoires des muons pour déterminer précisément leur point de créareconstruc-tion. Ceci impose d’avoir un détecteur de grande granularité mais également très fin pour présenter aux particules le traversant un quantité de matière réduit. Après LS2, le LHC fonctionnera en mode « haute luminosité ». Le taux de collisions attendu est de 50 kHz et de plu-sieurs MHz en mode Pb–Pb et pp respectivement. Par conséquent, cette luminosité impose d’avoir un détecteur rapide, pour minimiser le taux d’empilement d’événements et tolérant aux radiations afin d’assurer une efficacité optimale et constante pour une longue période de prise de données. Enfin le détecteur étant dans une zone très encombrée d’autres détecteurs, celui-ci doit produire un minimum de chaleur et donc avoir une consommation électrique la plus faible possible. La technologie CMOS Monolithic Active Sensors (MAPS) fournit un compromis intéressant entre la granularité, la quantité de matière, la vitesse de lecture, la tolérance aux radiations et la puissance consommée. Cette technologie a été choisie pour équiper le détecteur à pixel PXL de l’expérience STAR [80] et est une technologie envisagée pour la réalisation du nouveau trajectographe interne (nouvel ITS) de l’expérience ALICE [81]. Finalement les CMOS offrent un dernier avantage. En effet, le processus de fabrication CMOS étant couramment disponible dans diverses entreprises produisant des micro-circuits, le coût de fabrication reste abordable.

5.2. Le Muon Forward Tracker 91

F 5.10 – Schéma de principe d’un capteur CMOS.

La spécificité des MAPS comparée aux autres technologies de détecteurs à pixels comme les détecteurs dits « hybrides » est que le volume sensible et son électronique de lecture sont intégrés dans le même substrat de Silicium. Les senseurs peuvent alors être amincis à environ 50 μm, réduisant ainsi la quantité de matière du détecteur. Les charges générées par une particule dans la couche épitaxiée, d’une épaisseur typique de 5 à 20

μm, sont collectées via diffusion thermique par des diodes N-well/P-epi (F 5.10). Les charges sont alors converties en signal pouvant alors être traité par l’électronique de lecture intégrée au senseur.

L’architecture du capteur proposé pour le MFT est basée sur celle du senseur MI-MOSA26 [82]. Le capteur CMOS-MAPS est composé d’une partie sensible et d’une partie dédiée à l’électronique de lecture (F 5.11). Les pixels de la zone active sont arrangés en 200 lignes et N colonnes, le nombre de colonnes n’est pas encore fixé. La lecture se fait suivant un mode dit « rolling shutter », ce qui correspond à la lecture en boucle ligne à ligne. Les signaux analogiques provenant de la collection de charges dans les pixels sont conduits en bas de colonne vers un premier étage composé de dis-criminateurs (un discriminateur par colonne). Les signaux ainsi digitalisés passent par une étape dite de « suppression de zéro » permettant de réduire l’information à transmettre au système d’acquisition. Ainsi seule l’information des pixels touchés est transmise. Les blocs suivants sont en charge du stockage temporaire des données avant leurs envois vers le système d’acquisition central. Le T 5.2 résume les spécifications requises pour le CMOS-MAPS dédié au projet MFT.

F 5.11 – Vue schématique par bloc de fonctionnalité du capteur CMOS-MAPS.

Comme nous l’avons mentionné précédemment, les taux d’interactions disponibles au LHC dans la phase 1 (après LS2) sera de 50 kHz et 2 MHz en collisions Pb–Pb et

T 5.2 – Spécifications principales du capteur CMOS-MAPS devant équiper le MFT. Parameter Value Spatial resolution <5 μm Pixel pitch _∼25 μm Detection efficiency 99.9 % Readout Time <25 μs Material budget per plane <0.4% x/X₀

Binary outputs 1-bit

Power dissipation _∼0.3 W/cm2

Radiation Tolerance _∼O (1012) n_eq/cm2

10-years operation _∼O (800) kRad

pp respectivement. L’architecture actuelle permet une vitesse de lecture de l’ordre de

25 μs/image1. Si le temps de lecture d’une image est trop lent, nous risquons de voir les signaux de plusieurs collisions se superposer dans les détecteurs CMOS. Cet effet est appelé effet d’empilement. Il est donc important de réduire autant que possible le temps de lecture par image pour minimiser cet effet d’empilement. La F 5.12 présente trois

F 5.12 – Différentes options pour l’architecture de lecture du capteur CMOS-MAPS (voir le texte pour les détails).

options envisagées de l’architecture de lecture afin d’optimiser la vitesse de lecture tout en gardant la consommation électrique au plus bas. L’option (a) correspond à l’architecture du capteur MIMOSA26 avec un discriminateur par colonne. Comme nous l’avons montré

5.2. Le Muon Forward Tracker 93

précédemment, cette architecture permet une lecture ligne à ligne de la matrice de pixels. L’option (b) consiste à positionner deux discriminateurs par colonne. Il est alors possible de lire deux lignes en parallèle. Le temps de lecture est alors divisé par deux, mais au coût d’une consommation électrique également doublée. La troisième option (c) est plus ambitieuse puisqu’ici un discriminateur est implanté dans chaque pixel. Il en résulte qu’en théorie un nombre illimité de lignes peuvent être lues en parallèle, mais ici le nombre doit être choisi afin de trouver le meilleur compromis entre vitesse de lecture et consommation. La consommation de puissance dans ce cas est réduite car les données à transmettre entre le pixel et le bas de la colonne ne sont plus des signaux analogiques comme dans les cas (a) ou (b), mais des signaux digitaux. Un avantage supplémentaire de cette option provient du fait que la zone inactive de discriminateurs en bas de capteur disparaît, augmentant ainsi le rapport surface active sur surface inactive.

Une R&D active est déjà en cours concernant le capteur CMOS-MAPS. En effet comme mentionné plus haut, le CMOS-MAPS est également la solution envisagée pour le nouvel ITS de l’expérience ALICE. L’équipe du CEA-IRFU, chargée de la conception du capteur pour le projet MFT, collabore ainsi activement avec les équipes du CERN, du RAL-Oxford et de l’IPHC-Strasbourg pour la R&D des CMOS-MAPS. Cette collaboration permet de réduire les coûts de développement mais également d’optimiser la main d’œuvre disponible dans les différents laboratoires pour mener à bien ce développement. Il est prévu une série de plusieurs prototypes permettant d’explorer les différentes options en vue d’une production de série en 2015–2016. Le processus industriel choisi est celui de Tower Jazz 0.18 μm, offrant des caractéristiques intéressantes (taille de pixel, types de transistor pour les amplificateurs, haute résistivité de la couche épitaxiée, etc). Un premier prototype – nommé MIMOSA32 – a été soumis fin 2011 et reçu au printemps 2012. Les premiers tests en laboratoire utilisant une source de 55Fe et en faisceau ont montré une très bonne efficacité de collection de charge, le pixel touché par la particule incidente collectant environ 40 % de la charge et la totalité de la charge étant collectée dans un cluster de 6 pixels. L’efficacité de détection est alors de 99.9 %. Les tests ont également montré un faible niveau de bruit, de l’ordre de 20 e−. Un certain nombre de capteurs ont été soumis à des radiations ionisantes et non-ionisantes à un niveau de 1 Mrad et 1013 neq/cm2/s. L’efficacité et le bruit des capteurs irradiés ont été mesurés à 97.7–99.6 % et 25–31 e− respectivement. Ces résultats sont très encourageants en ce qui concerne la tenue aux radiations de cette technologie.