Intégration dans un IC : Technologie CMOS

Cette technologie consiste à confiner sur une même puce l’inductance avec plusieurs autres composants [27] [28] [29]. On parle de la technologie CMOS. Dans la majorité de cas, l’inductance est placée sur les derniers niveaux de métallisation du IC dans le but peut être d’éviter que les perturbations générées par l’inductance modifient le fonctionnement du circuit. Cette approche est appelée l’approche « Above IC ». Elle consiste soit à réaliser l’inductance sur les derniers niveaux de métallisation comme le montre la figure I.20 ci-après, soit la développée à côté de la partie active du circuit. Toutefois, l’étude de son émissions EM et thermique est une nécessité pour garantir le bon fonctionnement du circuit.

Figure I.20 : Inductance intégrée on « Above IC » [7].

Les auteurs Tae-Je Cho et al en 2004 ont présenté dans [27] trois types oscillateurs contrôlés par tension intégrant une inductance au moyen de la technologie CMOS. L’oscillateur et l’inductance sont intégrés dans un seul boitier multicouche en utilisant une approche de la technologie CMOS appelé WLP (Wafer Level Packaging). Celle-ci consiste à embarquer dans le même boitier plusieurs composants sans « impacter » les performances [30]. Les auteurs ont réussi ici à conditionner l’inductance dans le boitier tout en conservant toutes ses performances électriques. Une image de l’inductance intégrée avec la technologie WLP est présentée sur la figure I.21 ci-après. Les auteurs ont avant tout caractérisé l’inductance seule puis l’ensemble de l’oscillateur. Une bonne performance de l’ensemble du circuit est obtenue.

Figure I.21 : Inductance intégrée à l’aide de la technologie WLP [27].

III.2 Intégration sur un même substrat

Cette approche permet confiner les composants à l’intérieur d’un seul boitier soit en les empilant, ou soit en juxtaposant les uns à côté des autres. A priori, les composants sont fabriqués séparément puis reporter dans la puce. L’intégration d’une inductance en utilisant cette

technologie consiste à la fabriquer et à la reporter généralement au-dessus ou à côté des autres composants constituant le module.

Les travaux de N. Wang et al dans [31] présentent entre autres un convertisseur DC/DC intégré réalisé dans un seul boitier avec une micro-inductance intégrée. La partie commande du convertisseur est empilée sur la micro-inductance et l’ensemble (micro-inductance + IC de commande) est placé dans un boitier QFN. La micro-inductance est réalisée à part puis regrouper à côté de la partie commande du convertisseur et l’ensemble est intégrée dans le boitier. Les deux circuits sont reliés avec des fils de bonding. Les auteurs ont montré la performance de cette intégration par l’obtention d’un bon rendement sur le fonctionnement du convertisseur. Les auteurs trouvent que cette approche est très encourageante et permet de réduire le problème d’encombrement de convertisseur. La figure I.22 ci-après, présente une image du convertisseur intégré dans le boitier avec la micro-inductance.

Figure I.22 : Image d’une inductance intégrée dans un Package [31].

Dans leurs travaux sur l’amélioration du rendement d’un convertisseur de puissance totalement intégré pour les applications d’ajustement dynamique de la tension (VDS), les auteurs Sudhir S. Kudva et al [32] ont regroupé tous les composants actifs et passifs constituant ce circuit sur un seul substrat. Les auteurs remarquent entre-autres que les composants passifs telles que l’inductance occupent une grande surface dans le circuit et affecte le rendement de ce dernier par son émission parasite.

La figure I.23 ci-après présente une microphotographie de la puce réalisée en indiquant l’emplacement des différents blocs composant la puce. Il faut noter que l’inductance est fabriquée séparément puis reportée sur le substrat.

Figure I.23 : Microphotographie d’un circuit VDS [32].

Conclusion : dans ce bref état de l’art sur lequel nous avons évoqué les différentes techniques d’intégration d’une inductance dans un circuit, nous avons constaté que quel que soit le niveau d’intégration :

- Inductance intégrée sur la dernière couche de métallisation ;

- Inductance intégrée sur un même substrat avec les autres composants ; - Inductance rapportée sur un boitier.

Ce composant passif intégré se trouve toujours à proximité des autres composants actifs et passifs qui peuvent être sensible aux émissions rayonnées. La distance étant comprise entre quelques dizaines de micromètres à quelques millimètres. Il est donc indispensable de quantifier puis blinder les émissions EM de ce composant afin d’assurer sa bonne cohabitation EM entre les composants d’un circuit. Le chapitre II suivant propose une vaste étude bibliographique sur les perturbations EM que peuvent engendrées les composants électroniques.

CONCLUSION

Dans ce chapitre, nous avons présenté des généralités sur la compatibilité électromagnétique et sur les composants magnétiques planaires, précisément les inductances. Nous avons ainsi évoqué les différents types de couplages électromagnétiques que l’on peut rencontrer entre deux composants se trouvant dans un même environnement. Ces couplages sont causés soit par l’effet d’un champ électrique/magnétique rayonné par l’un de composant ou soit par l’effet du couplage d’un signal parasite qui va agresser un autre composant voisin. Dans la deuxième partie de ce chapitre, nous avons donné une définition sur les inductances d’une manière générale puis sur les inductances planaires et leur domaine d’application. Les composants magnétiques tels que inductances et transformateurs sont très présents dans les circuits électroniques et constituent des composants clés en électronique de puissance et en électronique haute fréquence.

Dans la troisième et dernière partie de ce chapitre, nous avons présenté les technologies d’intégration d’une inductance dans un même boitier avec les autres composants. Ceci nous a permis de montrer la difficulté d’intégrer l’inductance en raison de son émission électromagnétique qu’elle peut engendrer (ce qui fera l’objet d’une étude bibliographique dans le chapitre II suivant).

[1] S. AKUE BOULINGUE, « Etude du couplage électromagnétique entre circuits intégrés par émulation du perturbateur - Application en téléphonie 3G », Université de Toulouse, 2009.

[2] A. Charoy, " Compatibilité électromagnétique". Dunod, 2012, p.44.

[3] L. Jean Luc, « Cours de CEM : Les couplages électromagnétiques ». mai-2012.

[4] B. Eléonore, « Contribution au développement d’un banc de mesure pour la cartographie en champ électromagnétique proche des dispositifs de l’électronique de puissance. », Mémoire de Thèse, ENS Cachan, Paris, 2007.

[5] M. Daiki, « Contribution au développement d’antennes lecteurs champ proche pour les systèmes RFID UHF passifs », thesis, Grenoble Alpes, 2015.

[6] H. Shall, « Modélisation 3D des émissions rayonnées et étude des couplages entre composants et interconnexions », thesis, Rouen, 2014.

[7] B. Orlando, « Conception, réalisation et analyse de micro-inductances intégrées avec matériaux ferromagnétiques doux : applications aux inductances pour la conversion de puissance continue-continue et aux inductances variables MEMS pour circuits micro-ondes reconfigurables », thesis, Limoges, 2007.

[8] Y.-M. Kuo et J.-G. Duh, « Application of nanocrystalline FeHfN soft magnetic films to power inductors », J. Magn. Magn. Mater., vol. 324, n^o 6, p. 1084̻ 1087, mars 2012. [9] M. H. Bechir et al., « Planar inductor equivalent circuit model taking into account

magnetic permeability, loss tangent, skin and proximity effects versus frequency », Analog Integr. Circuits Signal Process., vol. 88, n^o 1, p. 105̻ 113, juill. 2016.

[10] I. B. Mahamat et al., « Magnetic field radiated by integrated inductors and magnetic shielding », in 2018 IEEE International Conference on Industrial Technology (ICIT), 2018, p. 747̻ 752.

[11] D. Hui, Z. Yisheng, et Z. Baishan, « Research on the electromagnetic radiation of a PCB planar inductor », in 2005 Asia-Pacific Microwave Conference Proceedings, 2005, vol. 1, p. 3 pp.-.

[12] D. D. Yaya et al., « Integrated inductors with one or two magnetic layers », in 2015 Symposium on Design, Test, Integration and Packaging of MEMS/MOEMS (DTIP), 2015, p. 1̻ 4.