Malgré l’apparition de la simulation mixte éléments finis / SPICE et ses
récentes améliorations, rien ne remplace à ce jour les simulations SPICE pour
étudier des circuits importants. Il y a là encore un gouffre conceptuel entre
simulations de circuits élémentaires, éventuellement effectuées par simulation
mixtes, et simulations de circuits électronique. Lorsqu’un concepteur de circuits
intégrés parle de circuits, ceux-ci comprennent au bas mots quelques milliers de
dispositifs interconnectés tandis que pour un fiabiliste de l’oxyde ou un concepteur
de dispositifs, un circuit est toujours élémentaire avec seulement quelques
composants, une dizaine tout au plus. Notre objectif pendant ce travail de thèse était
de partir du niveau physique en simulant précisément les effets du claquage sur le
fonctionnement d’un seul dispositif, avec des échelles de simulation nanométriques,
pour petit à petit intégrer ces résultats dans des modèles de plus haut niveau jusqu’à
obtenir un modèle compact adapté à la simulation circuit industrielle. La simulation
mixte était donc une excellente transition entre ces niveaux mais nous avons vu que
ce type de simulations était limitée pour des applications circuits, même élémentaires
dès lors qu’il s’agissait de simuler plusieurs dispositifs dégradés en même temps. Il
est donc absolument nécessaire de transférer nos observations à un modèle
compact, utilisable dans un simulateur industriel comme ELDO de Mentor Graphics.
Comme nous l’avons vu dans la partie précédente et rappelé dans le paragraphe
IV.3, l’impact du claquage sur le fonctionnement des dispositifs a pu être implémenté
dans le modèle BSIM 3, reproduisant fidèlement les déviations de paramètres, que
ce soit l’augmentation du courant de fuite, de la tension de seuil et leurs
conséquences pour le courant de drain. Utilisons maintenant ce modèle de haut
niveau à l’étude de l’impact du claquage du diélectrique sur le fonctionnement des
circuits élémentaires.
1 - Circuit inverseur
L’impact du claquage sur ce circuit très simple a été étudié par de
nombreuses équipes par le biais de circuits équivalents au dispositif dégradé [IV-21,
22, 11, 24, 40, 39, 25, 26, 38] ; ces différents modèles ont été présentés dans la
partie II.C.6. Le modèle le plus récent intègre même une expression analytique du
courant de drain afin d’y reporter les déviations de la tension de seuil et du courant
de grille [IV-36, 41, 39]. Plusieurs de ces équipes ont pu effectuer des mesures de
cet impact grâce à des circuits dédiés [IV-39, 26, 19, 38, 23]. N’ayant pu effectuer ce
type de mesures nous même, nous comparerons qualitativement nos résultats avec
ceux proposés par ces équipes.
a. Simulation
Notre modèle compact dérive directement de notre modèle analytique
décrivant l’évolution des paramètres régissant courant de grille et tension de seuil,
selon les équations IV.8 et IV.9. Il est donc possible de simuler séparément les
différents effets du claquage en décorrélant la dérive de la tension de seuil de
l’augmentation de la fuite de grille ; cependant les résultats ne diffèrent pas de ceux
présentés pour le modèle analytique et ne présentent que peu d’intérêt par rapport
au cas réel. Nous passerons donc directement à la simulation complète des effets du
claquage en simulant d’abord un claquage sur le dispositif N, puis sur le dispositif P
et enfin sur les deux dispositifs simultanément. Conformément aux équations
proposées, les paramètres de simulation correspondant aux moyennes des fuites
mesurées sont ramenés à une diminution de la hauteur de barrière d’oxyde pour des
temps donnés après le premier claquage et présentés dans le tableau de la figure
IV.12 ; la déviation de seuil correspondante est calculée de même par notre modèle
de simulation en fonction de cette fuite de grille.
0,0 0,2 0,4 0,6 0,8 1,0 1,2 0,0 0,2 0,4 0,6 0,8 1,0 1,2 Fresh inverter Lines: Successive BD on NMOS
Vo u t ( V ) Vin (V) Successive BD events
Figure IV. 13 : Impact du claquage du NMOS sur la caractéristique en tension de l’inverseur.
0,0 0,2 0,4 0,6 0,8 1,0 1,2 0,00000 0,00001 0,00002 0,00003 0,00004 0,00005 0,00006 0,00007 Fresh inverter
Lines: Successive BD on NMOS
Iloa d ( A ) Vin (V) Successive BD events
Figure IV. 14 : Impact du claquage du NMOS sur la caractéristique en courant de l’inverseur.
La figure IV.13 présente nos résultats de simulation ELDO pour un claquage du
NMOS. Son impact paraît être limité pour les premières occurrences du claquage, en
effet la fonction d’inversion est encore parfaitement réalisée bien que le seuil du
circuit soit décalé avec le seuil du dispositif. Les décalages en tension et en courant
de ces caractéristiques ne sont pas visible sur ces figures, elles ne dépassent pas
2.3 mV et 1.3 µA, ce qui peut sembler infime mais aura de très lourdes
conséquences sur la consommation comme nous le verrons dans le paragraphe
dédié. Remarquons que le décalage de la tension de seuil se retrouve sur la
caractéristique en courant tracé figure IV.14 puisque le pic de courant correspond à
la pente maximale de la transition en tension. Ce décalage du seuil d’inversion ajoute
encore à la variabilité des paramètres des composants et viendra donc limiter un peu
plus les fréquences d’utilisation des cellules puisqu’une différence plus grande de
tension d’entrée doit être appliquée pour provoquer l’inversion de la sortie. La
diminution d’intensité de ce pic correspond à la fraction de courant de la source au
drain détournée pour la fuite de grille.
L’effet du claquage du PMOS est similaire à celui du NMOS, une fois de plus pour
les premiers claquages la fonction inverseuse est toujours réalisée malgré le
décalage de la tension de seuil de l’inverseur présentée sur la figure IV.22 ; toutefois
comme pour le claquage du NMOS, les courants sont impactés également ainsi que
les tensions au repos, ce qui fera augmenter énormément la consommation des
circuits comportant de nombreux inverseurs.
0,0 0,2 0,4 0,6 0,8 1,0 1,2 0,0 0,2 0,4 0,6 0,8 1,0 1,2 Fresh inverter
Lines: Successive BD on PMOS
Vo u t ( V ) Vin (V) Successive BD events
Figure IV. 15 : Impact du claquage du PMOS sur la caractéristique en tension de l’inverseur.
0,0 0,2 0,4 0,6 0,8 1,0 1,2 0,00000 0,00001 0,00002 0,00003 0,00004 0,00005 0,00006 0,00007 Fresh inverter
Lines: Successive BD on NMOS
Iloa d ( A ) Vin (V) Successive BD events
Figure IV. 16 : Impact du claquage du PMOS sur la caractéristique en courant de l’inverseur.
Lorsque les deux dispositifs claquent simultanément, les déviations des tensions de
seuil des dispositifs N et P se compensent, comme cela avait été observé dans les
simulations par éléments finis. En revanche les courants de fuite augmentent
maintenant des deux coté de la caractéristique. Dans ce cas il n’est plus possible de
distinguer les claquages N ou P en observant la caractéristique en courant de charge
I
load.
0,0 0,2 0,4 0,6 0,8 1,0 1,2 0,0 0,2 0,4 0,6 0,8 1,0 1,2 Fresh inverterLines: Successive BD on N & P MOS
Vo u t ( V ) Vin (V) Successive BD events
Figure IV. 17 : Impact du claquage du PMOS et du NMOS sur la caractéristique en tension de
l’inverseur. 0,0 0,2 0,4 0,6 0,8 1,0 1,2 0,00000 0,00001 0,00002 0,00003 0,00004 0,00005 0,00006 0,00007 Fresh inverter
Lines: Successive BD on N & P MOS
Iloa d ( A ) Vin (V) Successive BD events
Figure IV. 18 : Impact du claquage du PMOS et du NMOS sur la caractéristique en courant de
l’inverseur.
Finalement l’impact moyen du claquage sur l’inverseur paraît très limité, toutefois
rappelons que la dispersion des effets du claquage était très important, aussi bien en
termes de soudaineté que d’intensité. Examinons alors le pire cas correspondant aux
fuites les plus importantes et aux déviations en tension de seuil les plus grandes.
Cela revient à choisir des coefficients extrêmes dans nos équations décrivant ces
deux déviations ; ceux-ci sont donnés dans le tableau de la figure IV.19 avec les
paramètres du cas moyen utilisés précédemment.
Pire cas Moyenne
A 0.0025 0.0004
Τ 650 1000
B 0.06 0.075
C 0.75 0.15
Dans cette simulation du pire cas possible, nous observons que la tension de seuil
augmente brusquement puis se stabilise, ce qui correspond à la modélisation
logarithmique en courant de grille que nous en avons fait. Au contraire
l’augmentation du courant de grille est d’abord trop faible pour influer sur la
caractéristique de l’inverseur puis augmente plus franchement. Précisons que ce pire
cas n’est pas tout à fait réaliste puisqu’il correspond non seulement à la pire fuite
mesurée mais aussi à la déviation maximale de la tension de seuil, ces deux pires
cas de figure ne se sont pas produits ensemble lors des mesures effectuées sur 24
dispositifs. Pour mieux illustrer notre propos nous avons même surdimensionné la
fuite pour la dernière courbe de la figure IV.20 ; cette fuite pourrait toutefois
représenter un cas réel puisque la déviation de la caractéristique en tension de
l’inverseur semble dépendre de la tension de stress appliquée comme démontré par
[IV-37] à l’aide de la figure IV.9.
0,0 0,2 0,4 0,6 0,8 1,0 1,2 0,0 0,2 0,4 0,6 0,8 1,0 1,2 Fresh inverter
Lines: Successive BD on N & P MOS
Vo u t ( V ) Vin (V) Successive BD events
Figure IV. 20 : Caractéristique en tension de l’inverseur pour le pire cas de claquage du N et PMOS. 0,0 0,2 0,4 0,6 0,8 1,0 1,2 0,00000 0,00001 0,00002 0,00003 0,00004 0,00005 0,00006 0,00007 Fresh inverter
Lines: Successive BD on N & P MOS
Iloa d ( A ) Vin (V)
Figure IV. 21 : Caractéristique en courant de l’inverseur pour le pire cas de claquage du N et PMOS.