Chacune des trois classes de chemins présentés au paragraphe précédent permet potentiellement de réduire l’espace de simulation :
- Les chemins non influents (classe NI) n’ont clairement pas à être considérés.
- L’influence réelle de la classe II sur la distribution des délais de bout en bout de px doit être précisément étudiée. L’objectif est de pouvoir élaguer
ces chemins, s’il s’avère qu’ils n’influent pas sur la distribution des délais de px.
- L’influence réelle de la structure des chemins de la classe ID sur la distribution des délais de bout en bout de px doit être elle-aussi précisément
évaluée. L’objectif est de pouvoir simplifier l’architecture du réseau, éventuellement jusqu’à ne considérer que les ports de sortie traversés par px.
Les paragraphes suivants précisent ces trois moyens de réduction de l’espace de simulation.
4.2.1 Élagage des chemins non influents
La classe des chemins non influents (NI) contient tous les chemins ou portions de chemins qui n’influent ni directement, ni indirectement sur un chemin étudié (classes ID et II). Clairement, les chemins de cette classe n’ont pas à être pris en considération pour l’étude de la distribution des délais de bout en bout de px .
Sur l’exemple de la figure 36, la classe NI correspondant au chemin pv1, est représentée en rouge. Cette partie peut être ainsi écartée de l’application. Notons Cpv1 la partie restante de
l’application (classes ID et II de pv1). Elle comprend 5 VLs et 5 chemins, à comparer avec
les 7 VLs et 13 chemins de l’application globale.
Examinons à présent le gain obtenu par l’élagage de la classe NI sur l’application industrielle de la figure 32. Celle-ci comprend 984 VLs et 6384 chemins. La taille de la configuration réduite (Cpx), sélectionnée pour l’étude du délai de bout en bout d’un chemin
px, dépend fortement de px. Nous avons calculé pour tous les chemins px de chaque VL, le
nombre de VLs contenu dans Cpx, c-à-d, les VLs qui contiennent des chemins appartenant
aux classes ID et II. La figure 37 montre la distribution par ordre croissant du nombre de VLs directement influent px.
Figure 37: les VLs des chemins influant directement et indirectement
Parmi les 6384 chemins que comporte cette configuration du réseau, 779 ont un Cpx avec
moins de 80 VLs influents, 2000 ont un Cpx contenant entre 350 et 400 VLs influents, les
Cpx restants contiennent entre 500 et 700 VLs influents. Le nombre moyen de VLs
influents est approximativement 472, comparé aux 984 VLs de la configuration entière du réseau [CSF06-2].
La réduction moyenne de la taille de la configuration est importante. Les résultats montrent que globalement nous pouvons retirer plus de la moitié du nombre de VLs total en simulation (au moins 30%, jusqu’à 92 % pour 12 % des chemins). Suite à cet élagage, nous réduisons le nombre de chemins pris en compte pendant la simulation. Ainsi, le modèle de simulation repose sur une configuration comportant uniquement des chemins influents sur le chemin étudié.
4.2.2 Possibilité d’élagage des chemins influents indirectement (II)
La possibilité d’élaguer les chemins de la classe II dépend de leur influence effective sur la distribution des délais de px. Le petit exemple de la figure 38 permet d’illustrer cette
influence :
Figure 38: Pas d’influence de chemins II
Un seul End System à l’entrée du commutateur sy1, e1, émet deux VLs vla et vlb. vla
influence directement vx, contrairement à vlb. Quant au chemin vx, aucun VL ne partage le
lien ex-sy2. En conséquence, la classe ID de vx comporte vla tandis que la classe II contient
vlb.
L’unique influence de vlb est de modifier potentiellement la phase de vla. Pour un scénario
donné (une phase donnée pour vx, vla et vlb), cela peut impliquer une modification du délai
de bout en bout de vx. VL influents VL non influents Chemins N o m b re d e V L s
Figure 39: vx plut tard dû à vlb
Figure 40: vx plus tôt dû à vlb
Les deux figures 39 et 40 illustrent l’ordonnancement des trames sur le lien physique, tout en considérant un déphasage entre vx, vla et vlb. Dans les deux figures, vla et vlb ont le
même déphasage sachant que vlb est arbitrairement placé avant vla. Dans la figure 39, vx
renferme un délai de bout en bout plus large lorsque vlb est présent. En revanche, dans la
figure 40, vx renferme un délai de bout en bout plus court quand vlb est présent. Ceci est dû
en fait, au déphasage de vx.
Plus généralement, la présence des chemins de la classe II peut, suivant le déphasage entre les différents VLs, allonger, réduire ou ne pas modifier le délai de bout en bout du chemin
px étudié. Il est légitime de se demander si, sur un nombre suffisant de scénarii, ces
modifications de délais s’annulent globalement. Cela voudrait dire que la distribution des avec sans En retard En avance avec sans
délais de px n’est pas influencée par les chemins de la classe II. La section 4.3 sera
consacrée à la validation de cette proposition.
Retournons à l’application industrielle de la figure 32, qui contient 984 VLs (6384 chemins). La taille de la configuration réduite (avec l’élagage des chemins II) pour l’étude des délais de bout en bout d’un chemin dépend fortement de px. Nous avons mesuré pour tous les chemins px de chaque VL vx le nombre de VLs qui contiennent des chemins appartenant aux classes ID uniquement, i.e. le nombre IDpx de chemins influant
directement px. Dans la figure 41, les chemins px sont triés par ordre croissant du nombre de VLs directement influents px.
Figure 41: Distribution du nombre de VLs influant directement un chemin px
La réduction moyenne de la taille de la configuration est significative, le résultat montre que globalement nous écartons en moyenne deux tiers du nombre total de VLs (66%), en plus des réductions lors de l’écartement de la classe NI. Ainsi, la réduction totale est 84% de l’application industrielle globale. La réduction minimale est de l’ordre de 22% tandis que pour certains chemins, la réduction atteint environ 98%.
Parmi les 6384 chemins que comporte le réseau, presque 3000 sont influencés directement par un nombre de VLs inférieur à 100, 2000 chemins sont influencés par moins de 200 VLs DI, les chemins restants (environ 1000 chemins) sont influencés au maximum par 500 VLs. Le nombre moyen de VLs influant directement est approximativement de 166, comparé aux 984 VLs de la configuration entière du réseau, et aux 400 VLs en moyenne lors de la réduction des chemins non influents dans la section précédente.
Il apparaît donc que, sur ce type de configuration, l’élagage des chemins de la classe II apporterait une réduction significative de la taille de l’espace de simulation.
4.2.3 Possibilité de simplification de l’architecture du réseau
La possibilité de simplifier l’architecture du réseau dépend de l’influence effective de la structure des chemins de la classe ID sur la distribution des délais de bout en bout de px. Le
petit exemple de la figure 42 illustre l’une des possibilités de simplification de l’architecture.
VLs influant directement VLs non influents ou indirectement influents
Chemins N o m b re d e V L s
Figure 42: Simplification de l'architecture du réseau
Un seul End System à l’entrée du commutateur sy1,ea, émet un seul VL va. va influence
directement vx. Quant au chemin vx, aucun VL ne partage le lien ex-sy. L’unique influence
de sy1 est de modifier potentiellement la phase de va. Pour un scénario donné (une phase
donnée pour vx, va), cela peut impliquer une modification du délai de bout en bout de vx.
Figure 43: vx plut tard dû à va/sy1
Les deux figures 43 et 44 illustrent l’ordonnancement des trames sur le lien physique, tout en considérant un déphasage entre vx et va. Dans les deux figures, Sy1 déphase va de la
même manière. Dans la figure 43, vx renferme un délai de bout en bout plus large lorsque
Sy1 est présent. En revanche, dans la figure 44, vx renferme un délai de bout en bout plus
court quand Sy1 est présent. Ceci est dû en fait, au déphasage de vx. Plus généralement
alors, certaines structures de l’architecture peuvent, allonger, réduire ou ne pas modifier le délai de bout en bout du chemin px étudié. On se demande donc si, sur un nombre suffisant
de scénarii, ces modifications de délais s’annulent globalement. Cela vaudrait dire que la distribution des délais de px n’est pas influencée par ces structures. La section 4.4 sera
consacrée à la validation de cette proposition.