Annexe 4 : Le de-embedding
Les différentes mesures de paramètres S réalisées ont nécessité la réalisation du
de-embedding qui permet de s’affranchir des éléments résistifs et capacitifs des plots et des
interconnexions jusqu’aux prises de contacts. Ceci permet de ramener les plans de mesure aux prises de contact au niveau des grilles, sources et drains des transistors MOS ainsi que les collecteurs, bases et émetteurs des transistors bipolaires à hétérojonctions. Cette procédure est indispensable pour extraire les capacités et résistances parasites intrinsèques aux transistors. Structures de de-embedding sont définies industriellement, cependant, les résultats obtenus grâce à une méthode de de-embedding quatre ports sont les mêmes que les résultats obtenus
lors d’un de-embedding deux ports. Ainsi, nous réaliserons un de-embedding deux ports pour nos résultats.
A partir des mesures réalisées sur les transistors ainsi que les structures de de-embedding, nous réalisons des opérations de conversion de matrices de paramètres S en paramètres Z ou Y suivant les lois de conversion (cf. Figure 163). Ces opérations de conversion nous permettent, dans une première étape, de soustraire la matrice Y de la structure de de-embedding OPEN à la matrice Y de notre transistor. La seconde opération consiste à soustraire la matrice Y de la structure OPEN à la matrice Y de la structure SHORT. Enfin, nous obtenons la matrice Y corrigée de notre transistor grâce à la soustraction de la
152 Annexe 4 : Le de-embedding
matrice obtenue lors de la seconde opération à la matrice obtenue lors de la premiere opération.
154 Références bibliographiques
REFERENCES BIBLIOGRAPHIQUES
[1] M.Ruat, “Etude des mécanismes de viellissement sous contrainte electrique des transistors
bipolaires à hétérojonction Si/SiGeC issus de technologies BiCMOS avancées.” Thèse de l'université de Grenoble, 2006.
[2] R. A. Wachnick and T. Bucelot, “Degradation of bipolar transistors under high current stress at 300K.” J.Appl. Phys., 63 (9), pp. 4734–4740, 1988.
[3] J. Kuchenbecker, M. Borgarino, L. Bary, G. Cibiel, O. Llopis, J. G. Tartarin, J. Graffeuil, S. K. J. L. Roux, R. Plana, C. Roche, T. Cx, R. Emilia, and V. Vignolese, “Reliability Investigation in SiGe HBT ’ s,” vol. 1, no. 1, 2001.
[4] J. Zhao, G. P. Li, K. Y. Liao, M. Chin, J. Y. Sun, S. Member, and A. La Duca, “Resolving the
Mechanisms of Current Gain Poly Emitter n-p-n Transistors,” vol. 14, no. 5, pp. 252–255, 1993.
[5] Z. & Cressler, “A New ‘Mixed-Mode’ Base Current Degradation Mechanism,” IEEE BCTM 1.4, pp. 32–35, 2002.
[6] C. M. Grens, J. D. Cressler, and A. J. Joseph, “Large-Signal Performance, Linearity, and Reliability Characteristics of Aggressively-Biased Cascode SiGe HBTs for Power Amplifier
Applications,” 2007 IEEE Bipolar/BiCMOS Circuits Technol. Meet., vol. 1, pp. 135–138, Sep. 2007.
[7] M. Diop, N. Revill, M. Marin, F. Monsieur, T. Schwartzmann, G. Ghibaudo, J. Monnet, C.
Cedex, P. Neel, and G. Cedex, “Coupled Approach for Reliability Study of Fully Self Aligned SiGe : C 250GHz HBTs LiE-05,” IIRlW FIlNAL REPORTl, pp. 77–80, 2008.
[8] M. Diop, “Fiabilite et bruit basse frequence de transistors bipolaires a heterojonction SiGe:C 250 ghz dedies aux applications ondes millimetriques.” Thèse de l'université de Grenoble, 2009.
[9] F. Cacho, S. Ighilahriz, M. Diop, D. Roy, V. Huard, and J. Monnet, “Insights about Reliability of Heterojunction Bipolar Transistor under DC stress,” IIRW Final Rep., pp. 139–141, 2010. [10] C. Maneux, N. Labat, N. Malbert, and A. Touboul, “Low frequency noise as a reliability
diagnostic tool in compound semiconductor transistors,” Microelectron. Reliab., vol. 44, pp. 1361–1368, 2004.
[11] C. Maneux, N. Labat, N. Malbert, a. Touboul, Y. Danto, J.-M. Dumas, M. Riet, and J. L.
Benchimol, “Experimental procedure for the evaluation of GaAs-based HBT’s reliability,”
Microelectronics J., vol. 32, no. 4, pp. 357–371, Apr. 2001.
[12] J. Raoult, L. Militaru, J. Verdier, and a Souifi, “Time domain and frequency analysis of RTS noise in deep submicron SiGe HBTs,” Nucl. Instruments Methods Phys. Res. Sect. B Beam Interact. with Mater. Atoms, vol. 186, no. 1–4, pp. 435–440, Jan. 2002.
Références bibliographiques 155
[13] C. Guérin, “Etude de la dégradation par porteurs chauds des technologies CMOS avancées en fonctionnement statique et dynamique.” Thèse de l'université de Grenoble, 2008.
[14] L. Negre, D. Roy, S. Boret, P. Scheer, N. Kauffmann, D. Gloria, and G. Ghibaudo, “Hot carrier impact on the small signal equivalent circuit,” IIRW Final Rep., no. 2, pp. 72–75, 2010.
[15] L. Negre, “Caracterisation et modelisation de la fiabilite des transistors mos en radio
frequence.” Thèse de l'université de Grenoble, 2011.
[16] J. Park, B. Lee, D. Kim, and C. Yu, “RF performance degradation in nMOS transistors due to
hot carrier effects,” IEEE Trans. Electron Devices, vol. 47, no. 5, pp. 1068–1072, May 2000. [17] L. Pantisano, D. Schreurs, B. Kaczer, W. Jeamsaksiri, R. Venegas, K. P. Cheung, and G.
Groeseneken, “RF Performance Vulnerability to Hot Carrier Stress and Consequent
Breakdown in Low Power 90nm RF’CMOS,” IEDM, no. 4, pp. 181–184, 2003.
[18] E. Xiao, J. S. Yuan, S. Member, and H. Yang, “CMOS RF and DC Reliability Subject to Hot Carrier Stress and Oxide Soft Breakdown,” IEEE Trans. DEVICE Mater. Reliab., vol. 4, no. 1, pp. 92–98, 2004.
[19] C. Yu and J. S. Yuan, “MOS RF Reliability Subject to Dynamic Voltage Stress — Modeling
and Analysis,” IEEE Trans. Electron Devices, vol. 52, no. 8, pp. 1751–1758, 2005. [20] H. C. Sagong, K. Taek, C. Y. Kang, G. Choi, H. Choi, and R. Baek, “RF Performance
Degradation in 100-nm Metal Gate / High-k Dielectric nMOSFET by Hot Carrier Effects,”
Solid State Device Res. Conf. ESSDERC ’09. Proc. Eur., no. 1, pp. 6–9, 2009.
[21] C. Liu, R. Wang, Y. Su, C. Tu, and Y. Juang, “DC and RF Degradation Induced by High RF Power Stresses in 0 . 18- μ m nMOSFETs,” IEEE Trans. DEVICE Mater. Reliab., vol. 10, no. 3, pp. 317–323, 2010.
[22] T. DI Gilio, “Etude de la fiabilité porteurs chauds et des performances des technologies CMOS
0.13 μm - 2nm.” Thèse de l'université de Marseille, 2006.
[23] M. M. Kuo, K. Seki, P. M. Lee, J. Y. Choi, P. K. Ko, and C. Hu, “Simulation of MOSFET
Lifetime under AC Hot-Electron Stress,” IEEE Trans. Electron Devices, vol. 35, no. 7, pp. 1004–1011, 1988.
[24] K. Mistry, “A Model for AC Hot-Carrier Degradation in n-Channel MOSFET’s,” IEEE ELECTRON DEVICE Lett., vol. 12, no. 9, pp. 492–494, 1991.
[25] T. Quemerais, “Conception et étude de la fiabilité des amplificateurs de puissance fonctionnant
aux fréquences millimétriques en technologies CMOS avancées.” Thèse de l'université de Grenoble, 2010.
[26] G. G. Fischer, D. Micusik, A. Pocej, I. Technologiepark, and D.-F. Oder, “Long-Term
Reliability of High-Performance SiGe : C Heterojunction Bipolar Transistors,” IEEE, pp. 3–6, 2012.
[27] Rickelt and Rein, “An accurate transistor model for simulating avalanche breakdown effects in
Si bipolar circuits,” BCTM, no. 1, pp. 1–4, 2001.
[28] M. Rickelt and H. Rein, “A Novel Transistor Model for Simulating Avalanche-Breakdown
Effects in,” IEEE J. Solid-State Circuits, vol. 37, no. 9, pp. 1184–1197, 2002.
[29] M. Pfost, P. Brenner, and R. Lachner, “Investigation of Advanced SiGe Heterojunction Bipolar Transistors at High Power Densities,” IEEE BCTM, pp. 100–103, 2004.
[30] J. Kraft, D. Kraft, B. Loffler, H. Jauk, E. Wachmann, S. Premstatten, and A.- Unterpremstatten,
“Usage of HBTs beyond BVCEO,” BCTM, pp. 33–36, 2005.
[31] T. Vanhoucke and G. a. M. Hurkx, “Unilfied electro-thermal stability criterion for bipolar
156 Références bibliographiques
[32] J. Kim, A. Sadovnikov, T. Chen, and J. Babcock, “Safe Operating Area from Self-Heating,
Impact Ionization, and Hot Carrier Reliability for a SiGe HBT on SOI,” 2007 IEEE Bipolar/BiCMOS Circuits Technol. Meet., pp. 230–233, Sep. 2007.
[33] L. La Spina, S. Member, V. Alessandro, S. Russo, N. Rinaldi, and L. K. Nanver, “Influence of
Concurrent Electrothermal and Avalanche Effects on the Safe Operating Area of Multifinger
Bipolar Transistors,” pp. 1–9, 2009.
[34] P. Cheng, S. Seth, J. D. Cressler, G. Cestra, T. Krakowski, J. A. Babcock, and A. Buchholz,
“An Investigation of DC and RF Safe Operating Area of n-p-n + p-n-p SiGe HBTs on SOI,”
vol. 58, no. 8, pp. 2573–2581, 2011.
[35] J. Kim, A. Sadovnikov, P. Menz, and J. Babcock, “Considerations for forward active mode
reliability in an advanced hetero-junction bipolar transistor,” 2012 IEEE Bipolar/BiCMOS Circuits Technol. Meet., no. 1, pp. 1–4, Sep. 2012.
[36] X. Liu, J. S. Yuan, and J. J. Liou, “InGaP/GaAs heterojunction bipolar transistor and RF power
amplifier reliability,” Microelectron. Reliab., vol. 48, no. 8–9, pp. 1212–1215, Aug. 2008. [37] X. Liu, J.-S. Yuan, and J. J. Liou, “Study of Electrothermal Stress Effect on RF Performance of
InGaP/GaAs Heterojunction Bipolar Transistor-Based Low-Noise Amplifier,” 2008 IEEE Compd. Semicond. Integr. Circuits Symp., pp. 1–4, Oct. 2008.
[38] P. Cheng, C. M. Grens, A. Appaswamy, P. S. Chakraborty, and J. D. Cressler, “Modeling mixed mode DC and RF stress in SiGe HBT Power Amplifiers,” pp. 133–136, 2008.
[39] G. G. Fischer, S. Glišić, and D.-F. Oder, “Temperature Stability and Reliability Aspects of 77 GHz Voltage Controlled Oscillators in a SiGe:C BiCMOS Technology,” pp. 171–174, 2008. [40] A. Bravaix, C. Guerin, D. Goguenheim, V. Huard, D. Roy, C. Besset, S. Renard,Y. M.
Randriamihaja, and E. Vincent, “Off state incorporation into the 3 energy mode device lifetime
modeling for advanced 40nm CMOS node,” IEEE International Reliability Physics
Symposium, pp. 55–64, 2010.
[41] A. Bravaix, “Hot-Carrier Degradation in advanced CMOS nodes : From the NBTI shadow
back to the front scene,” in IEEE International Reliability Physics Symposium Tutorial Note, Avr. 2011.