Autres dispositifs 1 Mésa épais

Pour les dopages considérés de nos matériaux, supérieurs à 1018 _cm-3_{, nous avons vu que} la résistance série des substrats est de l’ordre de 10 à 100 µΩ.cm². Pour de premières analyses de résistance d’interface autour de 100 mΩ.cm², nous pouvons envisager un dispositif plus simple, de type mésa comme indiqué sur la figure 3.26. Associé à la technique de fabrication avec double découpe (figure 3.25), il apporte une rapidité d’exécution appréciable dans certaines de nos analyses pour tester certaines options du procédé. Dans ce cas, le courant traverse la totalité de l’empilement et les mesures de potentiel sont effectuées sur les faces externes des empilements. Il est donc critique de réaliser une pseudo-mesure 4 pointes, avec 2 pointes au dessus pour minimiser l’influence du contact pointe/métal. ∆� = �!− �!= �!"#$%. �_! (eq. 3.8) où �!"!#$= �!é!"#+ �!"#$%&'($ avec �!é!"#= �_!!+�_!!+ �_!!+ �_!!≪ �!"# Fig. 3.26 – Schéma du véhicule de test I(V) type mésa épais, avec les équations d’extraction de la résistance d’interface associées

3.4.2 Mésa fin

A contrario, nous avons pu découvrir, dans la partie 3.1 sur l’état de l’art du domaine, que le dispositif « mésa fin » est pertinent pour la précision qu’il peut apporter. Dans le cadre du projet SmartCell, nous avons pu développer la filière CPV1, présentée en figure 3.27, pour définir ce véhicule de test I(V). Nous l’utilisons en configuration 4 pointes, pour nous affranchir de toutes les résistances parasites dues aux pointes. Les résistances séries sont également minimisées, avec un mésa de 300 à 400 nm d’épaisseur et une conduction dans le substrat du bas s’étendant sur quelques μm. Au final, la mesure directe permet d’obtenir la valeur la plus exacte de la résistance d’interface même avec des substrats peu dopés. Ce motif, s’il constitue une véritable mesure de référence, n’a pas été utilisé directement pour les résultats de ce manuscrit. Son développement a néanmoins permis d’avancer sur de nombreux points qui dépassent le cadre de la thèse. Le masque de la filière CPV1 visible sur la figure 3.27 permet d’autres types de mesures comme celle des c-TLM (cf. partie 2.3.2) ou par effet Hall

(mobilité dans les couches). Des tests de caractérisations électriques paramétriques sont également possibles. Fig. 3.27 – Filière CPV1 de définition de dispositif électrique avec mésa fin + vue en coupe du véhicule de test

3.5

Bilan de l’étude et choix du motif de test

Au final, nous avons développé une gamme de véhicules capables de répondre à nos besoins pour l’étude de l’interface de collage. Ils sont également utiles pour l’analyse d’autres empilements au sein de la filière comme pour d’autres applications. Selon le degré de précision voulue, nous pouvons envisager le classement suivant :

1. Motif mésa épais pour une mesure rapide mais peu précise ;

2. Motif « Traits de scie » pour affiner la précision de la mesure mais plus long à mettre en place ;

3. Motif mésa fin pour une mesure très précise mais avec un procédé de réalisation long et complexe. Nous avons adapté le procédé de fabrication des deux motifs mésa pour les besoins de la filière (pour la structure fine) ou pour tester rapidement une option technologique (pour la structure épaisse). Pour nos mesures de référence sur nos empilements, le motif intermédiaire « Traits de scie » représente le meilleur compromis. Nous l’avons développé, amélioré et validé pour obtenir les résultats que nous présenterons dans les chapitres 4 et 5.

Pour finir, si nous utilisons la grille de lecture développée pour le motif « Traits de scie » (cf. figure 3.22), nous comprenons que le motif mésa fin est adapté quelque soit la situation mais plus particulièrement quand la résistance Rsubstrat issue des épaisseurs de substrats est importante

(inaccessible pour les deux autres motifs). Le motif « Traits de scie » peut être aussi utilisé pour des valeurs plus faibles de Rsubstrat sachant alors que dans ce dernier cas le motif mésa épais est

4 Conclusion

A la fin de ce chapitre, nous avons tous les outils intellectuels, de simulation et d’expérimentation nécessaires à l’étude l’hétérointerface GaAs/InP. Avec la mesure de la résistance aux faibles tensions, nous nous sommes imposés un critère d’analyse volontairement exigeant.

La première partie du chapitre part d’une constatation : en fonction de la qualité de son interface, le collage peut passer d’un comportement électrique ohmique à un comportement doublement redresseur. A la suite nous avons discerné la contribution de l’interface de celle des autres composantes de l’empilement (contacts et substrats). Nous avons montré que le comportement électrique est avant tout influencé par la barrière à l’hétérojonction. Celle-ci résulte de différents types de défauts qui génèrent des états pièges et des charges d’interface. Ce paramètre intégré à notre modèle électrique permettra d’expliquer nos mesures expérimentales. Une analyse ciblée sur des contacts métalliques pour GaAs/InP est ensuite présentée. Le domaine d’étude est vaste mais notre choix s’est porté sur un type d’empilement répondant à un cahier des charges sévère : avoir un comportement ohmique avec une faible résistance d’interface tout en convenant aux deux matériaux pour des dopages aussi « faibles » que 1018

cm-3_{. Après avoir écarté le Ti/Pt/Au, nous avons sélectionné les contacts à base de germanium. La}

technique c-TLM a été utile pour montrer de très bonnes résistances de contact allant de 10-4 _à

10-6 _{Ω.cm² selon le matériau et sa nature. A travers une étude bibliographique et une démarche}

expérimentale nous avons amené des pistes d’explications pour comprendre ces résultats qui pourront être améliorés. Il faudrait notamment augmenter la capacité de dopage par le germanium à la surface du III-V puis une meilleurs maitrise métallurgique d’alliages binaires formés durant le procédé.

Enfin nous présentons les dispositifs de mesures I(V) développés pour tester précisément les interfaces enterrées. Selon le ratio entre la résistance de l’interface et celle des substrats nous proposons trois types de véhicules de test. Le plus simple correspond à une géométrie mésa pour une caractérisation rapide. A l’extrême, la filière CPV1 permettant d’obtenir un dispositif de type mésa fin reporté sur un substrat massif et offrant une grand qualité de mesure. Pour la suite des travaux, notre choix se porte sur le dispositif « Traits de scie » plus précis que le premier mais plus simple à développer que le second. Nous avons montré qu’il permet de s’affranchir de l’influence de la résistance série provenant des substrats et des contacts métalliques. En parallèle il est présenté une variété de procédés de fabrication (en utilisant uniquement la découpe, puis avec une résine lift-off ou encore via une gravure IBE) permettant d’offrir plus de flexibilté dans l’étude du collage.

En conclusion, ce n’est qu’après cette étape capitale de mise en place de nos outils que nous pouvons comprendre les structures collées. Nous pouvons envisager les prochains chapitres pour tester différentes configurations de matériaux et de conditions de collage. Mais au delà, ces travaux pourraient être utilisé comme démarche d’analyse générale à d’autres types de collages ou d’interface, pour toute la filière SmartCell ou d’autres types d’applications. Il pourrait être enrichis d’autres techniques de caractérisations électriques comme listé en annexe 1.2.

Bibliographie

[1] H. Mathieu, “Physique des semiconducteurs et des composants électroniques, 5e édition,” DUNOD, Paris, 2001.

[2] M. R. Brozel and G. E. Stillman, “Properties of Gallium Arsenide, 3rd edition,” INSPEC, Salford, UK, 1996.

[3] E. P. O’Reilly, “Properties of indium phosphide,” INSPEC, Salford, UK, 1991.

[4] J.-P. Colinge and C. A. Colinge, “Physics of Semiconductor Devices,” Kluwer Academic

Publishers, New-York, 2002.

[5] S. M. Sze and K. N. Kwok, “Physics of Semiconductor Devices, 3rd edition,” John Wiley &

Sons, Inc., Hoboken, New Jersey, 2007.

[6] Q.-Y. Tong and U. Gosële, “Semiconductor wafer bonding, Science and Technology,”

Wiley-Interscience Publication, New York, 1999.

[7] L. Sagalowicz, A. Rudra, E. Kapon, M. Hammar, F. Salomonsson, A. Black, P.-H. Jouneau, and T. Wipijewski, “Defects, structure, and chemistry of InP-GaAs interfaces obtained by wafer bonding,” J. Appl. Phys., vol. 87, no. 9, pp. 4135–4146, 2000.

[8] L. Sagalowicz, A. Rudra, A. Syrbu, and J. Behrend, “Structure of the wafer fused InP (001)- GaAs (001) interface,” Philosophical Magazine Letters, vol. 76, no. 6. pp. 445–452, 1997. [9] Y. Okuno, K. Uomi, M. Aoki, and T. Tsuchiya, “Direct wafer bonding of III-V compound

semiconductors for free-material and free-orientation integration,” IEEE J. Quantum

Electron., vol. 33, no. 6, pp. 959–969, Jun. 1997.

[10] S. Xie, S. Chen, W. Guo, and L. Mao, “Low-temperature direct wafer bonding of GaAs/InP,”

Superlattices Microstruct., vol. 45, no. 2, pp. 47–53, 2009.

[11] K. Tanabe, “Low-Cost High-Efficiency Solar Cells with Wafer Bonding and Plasmonic Technologies,” Thesis, California Institute of Technology, Pasadena, 2008.

[12] H. Wada, Y. Ogawa, and T. Kamijoh, “Electrical characteristics of directly bonded GaAs and InP,” Appl. Phys. Lett., vol. 62, no. 7, pp. 738–740, 1993.

[13] F. Shi, “Heterostructurally integrated III-V semiconductors fabricated by wafer bonding technology,” Thesis, University of illinois at Urbana-Champaign, 2004.

[14] M. J. Jackson, C. Ventosa, B. L. Jackson, and M. S. Goorsky, “Surface cleaning and passivation for direct wafer bonded III-V materials,” in Proceedings of SPCC 2011, 2011.

[15] N. Liu and T. F. Kuech, “Interfacial Chemistry of InP/GaAs Bonded Pairs,” J. Electron.

Mater., vol. 36, no. 3, pp. 179–190, Mar. 2007.

[16] N. Y. Jin-Phillipp, W. Sigle, a. Black, D. Babic, J. E. Bowers, E. L. Hu, and M. Rühle, “Interface of directly bonded GaAs and InP,” J. Appl. Phys., vol. 89, no. 2, pp. 1017–1024, 2001. [17] G. Patriarche, F. Jeannes, J. L. Oudar, and F. Glas, “Structure of the GaAs/InP interface

obtained by direct wafer bonding optimised for surface emitting optical devices,” J. Appl. Phys., vol. 82, no. 10, pp. 4892–4903, 1997. [18] F. Salomonsson, K. Streubel, J. Bentell, M. Hammar, D. Keiper, and R. Westphalen, “Wafer fused p -InP / p -GaAs heterojunctions,” J. Appl. Phys., vol. 83, no. 2, 1998. [19] R. J. Ram, J. J. Dudley, J. E. Bowers, L. Yang, K. Carey, S. J. Rosner, and K. Nauka, “GaAs to InP wafer fusion,” J. Appl. Phys., vol. 78, no. 6, pp. 4227–4237, 1995.

[20] F. Wennekes, “Characterisation of Wafer Fused InP/GaAs Heterojunctions,” Thesis, Eindhoven University of Technology, Eindhoven, 1997.

[21] J. Bentell, F. Wennekes, F. Salomonsson, M. Hammar, and K. Streubel, “Characterisation of n-InP/n-GaAs wafer fused heterojunctions,” Phys. Scr., vol. 1999, p. 206, 1999.

[22] R. H. Horng, W. C. Peng, D. S. Wuu, W. J. Ho, and Y. S. Huang, “Surface treatment and electrical properties of directly wafer-bonded InP epilayer on GaAs substrate,” Solid.

State. Electron., vol. 46, no. 8, pp. 1103–1108, 2002.

[23] Silvaco International, “Atlas User’s Manual,” Manual, Santa Clara, 2014.

[24] C. R. Crowell and V. L. Rideout, “Normalized thermionic-field (T-F) emission in metal- semiconductor (Schottky) barriers,” Solid-State Electronics, vol. 12, no. 2. pp. 89–105, 1969.

[25] M. Masanori and Y. Koide, “Ohmic contacts for compound semiconductors,” Crit. Rev.

Solid State Mater. Sci., 1998. [26] W. E. Spicer, P. W. Chye, P. R. Skeath, C. Y. Su, and I. Lindau, “New and unified model for Schottky barrier and III–V insulator interface states formation,” J. Vac. Sci. Technol., vol. 16, p. 1422, 1979. [27] A. Ismail, J. M. Palau, and L. Lassabatère, “Sur l’analyse de l’ancrage du niveau de Fermi à la surface des composés III-V,” J. Phys., vol. 45, pp. 1717–1723, 1984.

[28] R. T. Tung, “The physics and chemistry of the Schottky barrier height,” Appl. Phys. Rev., vol. 1, no. 1, 2014.

[29] D. K. Schroder, Semiconductor Material and Device Characterization: Third Edition. John Wiley and Sons, 2005.

[30] J. E. Rowe, S. B. Christman, and G. Margaritondo, “Metal-Induced Surface States during Schottky-Barrier Formation on Si, Ge, and GaAs,” Phys. Rev. Lett., vol. 35, no. 21, p. 1471, 1975.

[31] X. Yin, “Photoreflectance study of the surface Fermi level at (001) n- and p-type GaAs surfaces,” J. Vac. Sci. Technol. A Vacuum, Surfaces, Film., vol. 10, no. 1, p. 131, 1992. [32] R. Iyer and D. L. Lile, “Role of polysulfides in the passivation of the InP surface,” Appl. Phys. Lett., vol. 59, no. 4, p. 437, 1991. [33] R. Ludeke, “Oxidation properties of GaAs (110) surfaces,” Physical Review B, vol. 16, no. 12. pp. 5598–5599, 1977. [34] P. Pianetta, I. Lindau, C. Garner, and W. E. Spicer, “Determination of the oxygen binding site on GaAs(110) using soft-x-ray-photoemission spectroscopy,” Phys. Rev. Lett., vol. 35, no. 20, pp. 1356–1359, 1975. [35] J. H. Klootwijk and C. E. Timmering, “Merits and limitations of circular TLM structures for contact resistance determination for novel III-V HBTs,” Proc. 2004 Int. Conf. Microelectron. Test Struct. (IEEE Cat. No.04CH37516), vol. 17, no. March, pp. 8–13, 2004.

[36] T. J. Kim and P. H. Holloway, “Ohmic contacts to GaAs epitaxial layers,” Crit. Rev. Solid

State Mater. Sci., vol. 22, no. 3, 1997.

[37] A. G. Baca, F. Ren, J. C. Zolper, R. D. Briggs, and S. J. Pearton, “A survey of ohmic contacts to III-V compound semiconductors,” Thin Solid Films, vol. 308–309, pp. 599–606, 1997. [38] a. Katz, B. E. Weir, and W. C. Dautremont-Smith, “Au/Pt/Ti contacts to p-In0.53Ga0.47As

and n-InP layers formed by a single metallization common step and rapid thermal processing,” J. Appl. Phys., vol. 68, no. 3, p. 1123, 1990.

[39] J. Zhou, G. Xia, B. Li, and W. Liu, “Structural and electrical properties of Au/Pt/Ti ohmic contacts to degenerated doped n-GaAs,” Appl. Phys. A Mater. Sci. Process., vol. 76, no. 6, pp. 939–942, 2003. [40] K. A. Jones, E. H. Linfield, and J. E. F. Frost, “Contact resistances of NiGeAu , PdGeTiPt , and TiPd ohmic contacts to GaAs and their temperature dependence from 4.2 to 350 K,” Appl. Phys. Lett., vol. 69, no. 27, pp. 4197–4199, 1996. [41] L. F. Long, I. M. Riko, W. N. Putra, E. Phua, J. Rong, L. J. Zhang, L. J. Dy, W. Chee, C. Zhong, V. C. Nachiappan, and G. C. Lip, “Study of Electrical Property Of Au-Ge Eutectic Solder Alloys For High Temperature Electronics,” in Proceedings of 2012 IEEE 14th Electronics

[42] R. Elliott and F. Shunk, “The Au− Ga (Gold-Gallium) system,” Bull. Alloy Phase Diagrams, vol. 2, no. 3, pp. 356–358, 1981. [43] H. Okamoto, “Au-In (Gold-Indium),” J. Phase Equilibria, vol. 14, no. 4, p. 532, 1993. [44] D. B. Ingerly, D. Swenson, C.-H. Jan, and Y. A. Chang, “Phase equilibria of the Ga – Ni – As ternary system,” J. Appl. Phys., vol. 80, no. 1, pp. 543–550, 1996. [45] S. E. Mohney and Y. A. Chang, “Phase formation in Ni/InP contacts,” J. Appl. Phys., vol. 78, no. 2, p. 1342, 1995. [46] D. G. Ivey, D. Wang, D. Yang, C. Tg, R. Bruce, and G. Knight, “Au / Ge / Ni Ohmic Contacts to n-Type InP,” J. Electron. Mater., vol. 23, no. 5, 1994. [47] a. Nash and P. Nash, “The Ge-Ni (Germanium-Nickel) system,” Bull. Alloy Phase Diagrams, vol. 8, no. 3, pp. 255–264, 1987.

[48] F. Shi, K.-L. Chang, J. Epple, C.-F. Xu, K. Y. Cheng, and K. C. Hsieh, “Characterization of GaAs-based n-n and p-n interface junctions prepared by direct wafer bonding,” J. Appl.

Phys., vol. 92, no. 12, p. 7544, 2002.

[49] R. P. Lu, K. L. Kavanagh, S. J. Dixon-Warren, a. J. SpringThorpe, R. Streater, and I. Calder, “Scanning spreading resistance microscopy current transport studies on doped III–V semiconductors,” J. Vac. Sci. Technol. B Microelectron. Nanom. Struct., vol. 20, no. 4, p. 1682, 2002.

[50] A. Mas, “Elaboration pas adhésion moléculaire d’un collage métallique conducteur électrique et thermique et compatible avec le procédé Smart-Cut®,” Diplôme de recherche

technologique, Grenoble INP, Grenoble, 1999.

Chapitre 4