Deuxième procédé de fabrication

Afin de réaliser des transistors avec des recess de grille asymétriques sans utiliser le nitrure de silicium pour la définition du pied de grille, nous nous sommes inspirés des travaux de Fujitsu [23] pour concevoir ce deuxième procédé de fabrication. Dans le procédé de Fujitsu, le

Lg= 35 nm Ouv = 30 nm

Si3N4

Si3N4

a)

b)

Zoom sur la zone de discontinuité demétallisation

a)

_b)

c)

pied de la grille est réalisé à travers une couche fine (10 nm) de nitrure Si3N4. Cette couche a

pour but de définir un pied de longueur faible, celle-ci sera ensuite gravée par plasma SF6. Une deuxième couche de 30 nm de passivation est déposée de nouveau après la réalisation de la grille. Or, nous avons pu observer précédemment (tableau II-9) une dégradation significative des propriétés électroniques de la structure épitaxiale (concentration et mobilité) en effectuant ce type de procédé. C’est pourquoi nous avons décidé d’utiliser une résine pour définir le pied et le haut de la grille et non du nitrure. Aucune gravure plasma n’aura lieu avant la définition de la grille. La couche de passivation au nitrure de Silicium sera déposée directement après le lift-off de grille.

Les principales étapes technologiques sont schématisées dans la figure II.11. Ce procédé 2

présente des avantages par rapport au procédé 1 : possibilité de recess symétrique ; pas de problème de coupure du pied de grille ; pas d’utilisation de plasma dans la zone recessée et donc pas de dégradation de la couche. Les inconvénients : les longueurs de grille en deçà de 50 nm sont difficiles à réaliser, le rapport d’aspect étant égal à l’épaisseur de résine (800 nm) sur l’ouverture de celle-ci est très grand. Les composants ne sont pas passivés, toutefois il est simple en fin de process de réaliser un dépôt de Si3N4

Le détail des dépôts et recuits des résines est donné en annexe II-3. Les étapes de fabrications des marques d’alignement, des contacts ohmiques et des plots d’épaississement sont identiques au procédé 1, la différence se situe uniquement dans le recess et la réalisation de la grille. Le masque utilisé dans ce procédé 2 est légèrement différent du premier. Les développements visés sont 2×8 µm (2 doigts de grille de 8 µm développement) et 2×12 µm avec des longueurs de grille variant de 65 nm à 105 nm. Nous avons conçu un masque électronique dont le but est de fixer une longueur du recess côté source (LRS)à ~70 nm et nous

avons fait varier la longueur côté drain (LRD)de 70 nm jusqu’à des longueurs avoisinant le 220

nm (figureII.25). Il est à noter ici que la résolution de positionnement de l’électrode de grille dans la zone du recess et l’effet de la vitesse d’attaque de la solution (gravure humide du cap par la solution H3PO4) peuvent entraîner un décalage et des variations de ± 20 nm sur les longueurs LRS et LRD d’un composant à un autre. Ses variations impacteront de manière

importante les résistances d’accès Rs et RD et donc la transconductance extrinsèque gm.

Figure II.25-Schéma représentatif des principales longueurs définissent le deuxième procédé de fabrication Substrat InP Couche active

Cap

_Cap

D

S

G

III.3.1. Réalisation du recess et de l’électrode de grille

Dans ce procédé 2, deux lithographies électroniques sont requises pour réaliser d’une part le recess et d’autre part l’électrode de grille. Une première lithographie électronique est réalisée avec la résine PMMA 4% 950K (figure II.26-a) afin de définir la zone du recess de la couche cap par une solution à base d’acide orthophosphorique (figure II.26-b).

Une seconde lithographie électronique utilisant un bicouche de résine PMMA/COPO (figure II.26-c) est réalisée pour définir l’électrode de grille. Le résinage de la structure est réalisé rapidement après la gravure du recess pour éviter toute oxydation de la surface d’InP. Après révélation (figure II.26-d), un etching d’argon in-situ à 150 eV suivi de l’évaporation de l’électrode de la grille en Ti/Pt/Au sont effectués. Finalement, une couche de passivation de 30 nm en Si3N4 est effectuée par PECVD à 300°C pour diminuer l’influence du potentiel de surface

et protéger le composant dans les zones du recess.

Figure II.26-Etapes de réalisation du recess et de grille du deuxième procédé

Nous présentons quelques images de résultats obtenus après la passivation des composants. La figure II.27-a représente une image MEB d’un composant à recess symétrique LRS = LRD =

70 nm de Lg = 90 nm, et la figure II.27-b représente un composant avec un recess asymétrique LRS = 70 nm et LRD = 220 nm de Lg = 65 nm. Durant le procédé 2, la plus faible longueur Lg

obtenue est 65 nm, tandis que la plus grande est de 100 nm. Nous disposons également des composants dont la longueur LRS = 50 nm. Des mesures de la rugosité de la surface effectuée

avant et après la gravure humide dans les zones du recess sont présentées dans l’annexe II-4.

a)

b)

Figure II.27-Imges FIB pour deux transistors avec recess : a) symétrique et b) asymétrique

IV. Réajustement des accès coplanaires en 25 µm