NMOS PMOS
8.4. LES COURANTS DE FUITE
Nous avons porté notre attention jusqu'à présent sur l'oxyde de grille qui représente,
effets de dose cumulée. Cependant, du fait de la course vers une intégration toujours plus grande, les dimensions des circuits diminuent. Les épaisseurs des oxydes de grille deviennent de plus en plus fines et donc, beaucoup moins sensibles aux problèmes de dose (cf.
relation 6). Mais toutes les parties isolantes du circuit ne sont pas réduites proportionnellement. Ainsi, on assiste à un déplacement de la zone sensible vers les oxydes plus épais (oxyde LOCOS). On appelle LOCOS, l'oxyde qui sert à isoler les transistors les uns des autres [KOO-91]. Les zones où l'oxyde est fin correspondent à l'oxyde de grille et sont appelées zones actives. L'oxyde LOCOS est caractérisé par une épaisseur bien plus importante que celle de l'oxyde de la zone active. Cette épaisseur varie fortement d'une technologie à l'autre mais, typiquement, pour des oxydes de grille d'environ 200Â , elle est d'environ 5000Â.
Nous retrouvons dans ces parties isolantes, des phénomènes (création de charges, transport, piegeage et dépiégeage) strictement identiques à ceux présents dans les oxydes de grille. En général, les régions isolantes peuvent être assimilées à des transistors parasites latéraux (Figure 19). Lors de l'irradiation, une charge nette positive s'accumule, en particulier sous le LOCOS, au niveau de la région biseautée appelée "bec d'oiseau" (i.e. "bird's beak"). Ce piegeage de charges peut induire dans le silicium sous-jacent, par effet électrostatique, la création d'une zone d'inversion et donc d'un canal conducteur. Un courant peut alors circuler du Drain à la Source. Ce courant ne passe plus, comme avant irradiation, par le transistor principal (sous la grille) mais par les deux extrémités de la grille, sous le LOCOS, le long du
"bec d'oiseau".
Courant de fuite latéral induit par les charges pié°pp
Oxyde de champ (LOCOS)
Bec d'oiseau
Figure 19. Courant de fuite induit par les structures LOCOS dans les technologies sur substrat massif : mise en évidence de transistors parasites latéraux. D'après [CHA-97]
Etant donné que la charge nette piégée, au niveau du LOCOS, est positive, il y a un décalage des tensions de seuil vers les tensions négatives (cf §8). Les structures parasites dues au LOCOS ne sont donc préoccupantes que pour les transistors NMOS.
Une représentation schématique, avant irradiation (PRERAD) et après irradiation (POSTRAD), de la caractéristique IdS(Vgs) montrant la mise en conduction du transistor parasite latéral, est représentée Figure 20. On remarque que la tension de seuil du transistor principal ne varie pratiquement pas (l'oxyde de grille est beaucoup plus fin que l'oxyde d'isolement LOCOS). Par contre, on observe l'apparition d'un courant de fuite important, dû aux structures MOS parasites (piégeage de charges positives au niveau du LOCOS). En particulier, à tension de grille nulle, un courant non négligeable circule entre Source et Drain.
Ce sont uniquement ces courants de fuite que nous étudierons par la suite.
10"'
g 10 Ss
•« 10
,-4
"6
1
O
U 10"
10"10 10"12
POSTRAD (MOS principal) Combinaison MOS
principal & parasite
POSTRAD (MOS parasite)
PRERAD (MOS parasite) - 4 - 3 - 2 - 1 0 1 2 3
Tension de grille Vgs(V)
Figure 20. Représentation schématique, avant irradiation (PRERAD) et après irradiation (POSTRAD) de la caractéristiques Ids(Vgs) montrant la mise en conduction du transistor parasite latéral [NSR-90]
Des structures parasites, autres que les transistors latéraux, existent dans la technologie CMOS. En particulier, le transistor parasite LOCOS (dont la grille est constituée de l'oxyde épais LOCOS) peut provoquer des fuites de courants entre transistors, ce qui est illustré Figure 21. Ces structures parasites sont toutes deux situées autour de l'ouverture de la zone active. Seul le cas du transistor parasite latéral sera abordé dans ce qui suit.
Transistor
parasite latéral . Grille / . ' Poly.
Y
Transistor parasite LOCOS
Caisson P
Figure 21. Illustration d'une structure parasite, le transistor LOCOS. D'après [CHA-97]
9. CONCLUSION
Nous avons vu qu'il était possible de simuler les effets de dose cumulée ionisante propres à des environnements radiatifs (Nucléaire civil, Spatial) de nature disparate par une source de Co60 délivrant un rayonnement gamma.
L'interaction des photons du Co60 avec les matériaux constitutifs d'un composant électronique (Métal, Oxyde, Semiconducteur) provoque indirectement la création de paires électrons-trous.
Dans le métal et les parties semiconductrices, les charges sont rapidement recombinées (dans un temps de l'ordre de la picoseconde) du fait de leur concentration initiale en porteurs libres (1014 à 1018 charges.cm3 pour le semiconducteur et 1022 charges.cm"3 pour le métal). Il n'en est pas de même pour les isolants qui, à l'équilibre, n'ont pas de porteurs libres qui permettraient, comme pour les semiconducteurs, le retour à l'équilibre par recombinaison des charges. Cette charge dans l'oxyde va évoluer différemment selon qu'il s'agisse d'un électron ou d'un trou. En effet, du fait de leur plus grande mobilité (un ~ lxlO8 up), les électrons vont être rapidement évacués vers les interfaces. A l'opposé, une fraction Ft de trous va rester piégée dans l'oxyde selon des temps qui s'étendent de la seconde à plusieurs années.
A ce piégeage de trous dans l'oxyde (charge Qot), vient s'ajouter la création d'états à l'interface SiCVSi (charge Qjt). L'apparition de cette charge à l'interface dépend du temps et donc du débit de dose présent lors de l'irradiation. Pour de faibles débits de dose, la contribution des états d'interface sera prédominante, elle induira une dérive positive de la tension de seuil dans le cas d'un NMOS. Pour des débits de dose importants, c'est le piégeage de trous en volume qui dominera et provoquera une dérive négative de la tension de seuil.
En parallèle à ces effets présents dans l'oxyde de grille, il peut exister un phénomène de piégeage de charge dans les oxydes d'isolation (LOCOS par exemple). Cette charge piégée peut provoquer la création d'un transistor parasite latéral responsable de l'apparition de courants dits de fuite. Ces courants de fuite apparaissent dès les premiers krad et sont à l'origine de la plupart des défaillances observées sur les technologies actuelles.