Les SPAD conçues dans la technologie C28FDSOI ont été caractérisés et les résultats correspondants sont montrés et discutés dans cette section. Les courbes I-V ont montré que la jonction PN native composée de PW et de DNW présente une très faible tension de claquage par rapport aux composants de l’état de l’art. Ceci est une indication des niveaux de dopage élevés des caissons, ce qui se traduit par une jonction très abrupte,
Résumé long en français
Figure 4.13: Caractérisation dynamique de la cellule de détection indirecte avec des transistors
type EG. Chaque pic correspond à un événement d’avalanche. La détection indirecte d’avalanche grâce à l’effet body biasing est ici validée.
avec de grands taux de génération B2B et TAT. Les tests d’électroluminescence ont montré la différence entre les implants pour les régions FDSOI et STI, ces derniers étant plus dopés. En raison de contraintes liées aux règles de conception, STI était présent aux limites de la structure FDSOI, ce qui impliquait un claquage prématuré sur le bord. La caractérisation du DCR s’est avérée plutôt difficile car le taux de génération bande à bande élevé, qui affecte ses performances (produisant un dispositif plutôt bruyant) et aussi à cause de la grande quantité de charges injectées dans la ZCE par l’interface avec l’oxyde du STI. Cependant, il était encore possible d’effectuer des mesures DCR pour de faibles tensions d’excès jusqu’à 0.3 V. Une plaque avec implantation N profond dédiée a été réalisée, avec une tension de claquage plus élevée, mais toujours trop bruyante à cause du STI. Les circuits de détection indirecte d’avalanche ont été validés expérimentalement.
T. CHAVES DE ALBUQUERQUE- Institut National des Sciences Appliquées de Lyon - 2019 Integration of Single Photon Avalanche Diodes in Fully Depleted Silicon on Insulator Technology
Résumé long en français
Conclusions générales
Ce travail de recherche s’est focalisé sur la conception, la simulation, la modéli-sation et la caractérimodéli-sation des diodes à avalanche à photon unique (Single Photon Avalanche Diode (SPAD)) dans une technologie CMOS Fully Depleted Silicon On Insulator (FDSOI) avancée (28 nm).
Nous avons présenté dans un premier temps le mode de fonctionnement de ce type de dispositif, ainsi que l’état de l’art actuel, où les meilleurs compromis entre la pho-todétection et le facteur de remplissage sont obtenus avec des techniques d’intégration 3D assez compliquées et chères, avec l’assemblage de deux plaquettes de silicium. Nous proposons ensuite une nouvelle approche, avec l’intégration de SPAD dans une technologie CMOS Fully Depleted Silicon On Insulator (FDSOI) avancée (28 nm). Dans ce cas, grâce à la couche d’oxyde enterrée (Buried Oxide (BOX)), la jonction PN est isolée des transistors, augmentant le facteur de remplissage du circuit total dans une approche monolithique et intrinsèquement 3D.
Ensuite, la conception de telles cellules SPAD est proposée. Notre SPAD est constitué des couches PW et DNW, sous le BOX. Plusieurs variantes ont été fabriquées, afin de vérifier l’influence de chaque paramètre de dessin (géométrie, distance de garde, zone d’intégration) sur les performances du dispositif. Dans un premier temps, aucune règle de dessin n’a été modifiée, ce qui imposait des contraintes telles que les formes orthogonales obligatoires, non adaptées pour éviter le claquage prématuré sur le bord (Premature Edge Breakdown (PEB)). Des cellules de détection indirecte des avalanches ont également été proposées, sur la base du couplage capacitif par la polarisation du substrat en C28FDSOI. Cette implémentation ouvre la voie à une électronique de traitement SPAD plus simple et innovante.
La simulation TCAD des structures proposées a été également adressée, perme-ttant d’estimer les principales figures de mérite telles que la probabilité d’avalanche (Avalanche Triggering Probability ATP), le bruit dans l’obscurité (Dark Count Rate -DCR) et la probabilité de détection des photons (Photon Detection Probability - PDP). Une optimisation des profils de dopage a été présentée, ce qui entraîne une réduction de taux de génération de porteurs dûs au courant tunnel (Band To Band Tunneling (B2B)), et une augmentation de la tension de claquage. Une approche originale est proposée pour simplifier le calcul de la probabilité d’avalanche et elle a été validée par rapport à des simulations rigoureuses.
Nous avons caractérisé les composants fabriqués avec plusieurs tests. Les courbes I-V ont montré que la jonction PN native composée de PW et de DNW présente une très faible tension de claquage par rapport aux composants à l’état de l’art, car notre jonction a des niveaux de dopage élevés. Les tests d’électroluminescence ont montré la différence entre les implants pour les régions FDSOI et STI, ces derniers étant plus dopés. Les mesures du taux de comptage dans l’obscurité n’a été possible que pour de faibles valeurs de tension d’excès (jusqu’à 0.3 V), à cause de la grande quantité de charges injectées dans la ZCE par l’interface avec l’oxyde du STI. Les circuits de détection indirecte d’avalanche ont été validés expérimentalement.
Malgré les principales contraintes rencontrées lors de la caractérisation, les dis-positifs implémentés se sont révélés capables de fonctionner en mode Geiger, même en technologie native. Bien que les résultats actuels ne soient pas vraiment comparables
Résumé long en français
aux SPADs de l’état de l’art, ils constituent une preuve de concept de l’utilisation de la technologie FDSOI pour la mise en œuvre de dispositifs SPAD, ce qui présente un grand intérêt en tant que solution de remplacement pour les techniques 3D compliquées et coûteuses.
T. CHAVES DE ALBUQUERQUE- Institut National des Sciences Appliquées de Lyon - 2019 Integration of Single Photon Avalanche Diodes in Fully Depleted Silicon on Insulator Technology
Résumé long en français
References
[1] E. Charbon, C. Bruschini, and M.-J. Lee, “3D-Stacked CMOS SPAD Image Sensors: Technology and Applications,” in 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), IEEE, Dec. 2018, pp. 1–4, i s b n: 978-1-5386-9562-3. d o i: 10.1109/ICECS.2018.8617983. [Online]. Available: https: //ieeexplore.ieee.org/document/8617983/.
[2] M.-J. Lee, A. R. Ximenes, P. Padmanabhan, T. J. Wang, K. C. Huang, Y. Yamashita, D. N. Yaung, and E. Charbon, “A back-illuminated 3D-stacked single-photon avalanche diode in 45nm CMOS technology,” in 2017 IEEE International Electron Devices Meeting (IEDM), IEEE, Dec. 2017, pp. 1–16, isbn: 978-1-5386-3559-9. doi: 10.1109/IEDM.2017.8268405. [Online]. Available: http://ieeexplore.ieee. org/document/8268405/.
[3] E. Charbon, M. Scandini, J. Mata Pavia, and M. Wolf, “A dual backside-illuminated 800-cell multi-channel digital SiPM with 100 TDCs in 130nm 3D IC technology,” in 2014 IEEE Nuclear Science Symposium and Medical Imaging Conference (NSS/MIC), IEEE, Nov. 2014, pp. 1–4, i s b n: 978-1-4799-6097-2. d o i: 10 . 1109 / NSSMIC . 2014 . 7431246. [Online]. Available: http://ieeexplore.ieee.org/document/7431246/.
[4] J. M. Pavia, M. Scandini, S. Lindner, M. Wolf, and E. Charbon, “A 1 × 400 Backside-Illuminated SPAD Sensor With 49.7 ps Resolution, 30 pJ/Sample TDCs Fabricated in 3D CMOS Technology for Near-Infrared Optical Tomography,” IEEE Journal of Solid-State Circuits, vol. 50, no. 10, pp. 2406–2418, Oct. 2015, i s s n: 0018-9200. d o i: 10 . 1109 / JSSC . 2015 . 2467170. [Online]. Available: http://ieeexplore.ieee.org/document/7254251/.
[5] T. A. Abbas, N. A. W. Dutton, O. Almer, S. Pellegrini, Y. Henrion, and R. K. Henderson, “Backside illuminated SPAD image sensor with 7.83µm pitch in 3D-stacked CMOS technology,” in 2016 IEEE International Electron Devices Meeting (IEDM), IEEE, Dec. 2016, pp. 1–8, isbn: 978-1-5090-3902-9. doi: 10.1109/IEDM. 2016.7838372. [Online]. Available: http://ieeexplore.ieee.org/document/ 7838372/.
[6] M.-J. Lee, P. Sun, G. Pandraud, C. Bruschini, and E. Charbon, “First Near-Ultraviolet- and Blue-Enhanced Backside-Illuminated Single-Photon Avalanche Diode Based on Standard SOI CMOS Technology,” IEEE Journal of Selected Topics in Quantum Electronics, vol. 25, no. 5, pp. 1–6, Sep. 2019, i s s n: 1077-260X. d o i: 10 . 1109 / JSTQE . 2019 . 2918930. [Online]. Available: https://ieeexplore. ieee.org/document/8721460/.
[7] M.-J. Lee, A. R. Ximenes, P. Padmanabhan, T.-J. Wang, K.-C. Huang, Y. Yamashita, D.-N. Yaung, and E. Charbon, “High-Performance Back-Illuminated Three-Dimensional Stacked Single-Photon Avalanche Diode Implemented in 45-nm CMOS Technology,” IEEE Journal of Selected Topics in Quantum Electronics, vol. 24, no. 6, pp. 1–9, Nov. 2018, issn: 1077-260X. doi: 10.1109/JSTQE.2018.2827669. [Online]. Available: https://ieeexplore.ieee.org/document/8338386/.
Résumé long en français
[8] S. Lindner, S. Pellegrini, Y. Henrion, B. Rae, M. Wolf, and E. Charbon, “A High-PDE, Backside-Illuminated SPAD in 65/40-nm 3D IC CMOS Pixel With Cascoded Passive Quenching and Active Recharge,” IEEE Electron Device Letters, vol. 38, no. 11, pp. 1547–1550, Nov. 2017, i s s n: 0741-3106. d o i: 10.1109/LED. 2017.2755989. [Online]. Available: http://ieeexplore.ieee.org/document/ 8048467/.
[9] P. Sun, B. Mimoun, E. Charbon, and R. Ishihara, “A flexible ultra-thin-body SOI single-photon avalanche diode,” in 2013 IEEE International Electron Devices Meeting, IEEE, Dec. 2013, pp. 284–287, i s b n: 978-1-4799-2306-9. d o i: 10.1109/ IEDM . 2013 . 6724606. [Online]. Available: http://ieeexplore.ieee.org/ document/6724606/.
[10] M. Vignetti, F. Calmon, P. Lesieur, and A. Savoy-Navarro, “Simulation study of a novel 3D SPAD pixel in an advanced FD-SOI technology,” Solid-State Electronics, vol. 128, pp. 163–171, Feb. 2017, issn: 00381101. doi: 10.1016/j.sse.2016.10. 014. [Online]. Available: https://linkinghub.elsevier.com/retrieve/pii/ S0038110116301794.
[11] Y. Okuto and C. Crowell, “Threshold energy effect on avalanche breakdown voltage in semiconductor junctions,” Solid-State Electronics, vol. 18, no. 2, pp. 161– 168, Feb. 1975, i s s n: 00381101. d o i: 10 . 1016 / 0038 - 1101(75 ) 90099 - 4. [Online]. Available: https : / / linkinghub . elsevier . com / retrieve / pii / 0038110175900994.
[12] J. Liou, “Modeling the tunnelling current in reverse-biased p/n junctions,” Solid-State Electronics, vol. 33, no. 7, pp. 971–972, Jul. 1990, i s s n: 00381101. d o i: 10.1016/0038-1101(90)90081-O. [Online]. Available: https://linkinghub. elsevier.com/retrieve/pii/003811019090081O.
[13] R. McIntyre, “On the avalanche initiation probability of avalanche diodes above the breakdown voltage,” IEEE Transactions on Electron Devices, vol. 20, no. 7, pp. 637–641, Jul. 1973, i s s n: 0018-9383. d o i: 10 . 1109 / T - ED . 1973 . 17715. [Online]. Available: http://ieeexplore.ieee.org/document/1477372/. [14] W. G. Oldham, R. R. Samuelson, and P. Antognetti, “Triggering Phenomena in
Avalanche Diodes,” IEEE Transactions on Electron Devices, vol. 19, no. 9, pp. 1056– 1060, 1972, i s s n: 15579646. d o i: 10.1109/T-ED.1972.17544.
T. CHAVES DE ALBUQUERQUE- Institut National des Sciences Appliquées de Lyon - 2019 Integration of Single Photon Avalanche Diodes in Fully Depleted Silicon on Insulator Technology
FOLIO ADMINISTRATIF
THESE DE L’UNIVERSITE DE LYON OPEREE AU SEIN DE L’INSA LYON NOM : CHAVES DE ALBUQUERQUE DATE de SOUTENANCE : 12/11/2019 Prénoms : Tulio
TITRE : Integration of Single Photon Avalanche Diodes in Fully Depleted Silicon-on-Insulator Technology
NATURE : Doctorat Numéro d'ordre : 2019LYSEI091
Ecole doctorale : EEA (Électronique, Électrotechnique et Automatique)
Spécialité : Electronique, micro et nanoélectronique, optique et laser
RESUME :
Ce travail a pour objectif la conception, la simulation, la modélisation et la caractérisation électrique de diodes à avalanche à photon unique (Single Photon Avalanche Diodes - SPAD) dans une technologie CMOS Fully Depleted Silicon on Insulator - FDSOI. Les SPAD sont des jonctions PN polarisées en inverse au-delà de la tension de claquage, fonctionnant dans le mode Geiger. Une telle implémentation devrait fournir une intégration monolithique intrinsèque de ces dispositifs, ainsi que de leurs composants électroniques associés obligatoires, grâce à la couche d’oxyde enterrée présente dans cette technologie, optimisant ainsi le facteur de remplissage. Grace à sa haute sensibilité, les SPAD sont utiles pour plusieurs applications, telles que les mesures de temps de vol (Time of Flight - ToF) et de (Fluorescence Lifetime Imaging Microscopy - FLIM), ainsi que la détection de particules chargées, dans le domaine de la physique de haute énergie. Les cellules conçues respectent les principales règles de dessin imposées par la fonderie et présentent des variations d'aspect telles que zone d'intégration, géométrie, distance de garde et circuit d’étouffement. Des simulations TCAD ont été effectuées afin d'estimer certaines des principales figures du mérite de SPAD. Plusieurs modèles de génération d'avalanche et de porteurs ont été étudiés pour une meilleure adaptation du modèle simulé aux dispositifs fabriqués. Des caractérisations électriques ont été réalisées pour estimer des paramètres importants tels que la tension de claquage, le taux de comptage dans l'obscurité (DCR) et la réponse à l'électroluminescence. Bien que les résultats obtenus restent inférieurs par rapport à l'état de l’art, leur faisabilité a été démontrée et peut être utilisée comme preuve de concept, en même temps que des améliorations sont proposées.
MOTS-CLÉS : single photon avalanche diode (SPAD), CMOS, UTBB FDSOI, body-biasing.
Laboratoire (s) de recherche : Institut des Nanotechnologies de Lyon (INL) – UMR CNRS 5270
Directeur de thèse: Francis CALMON Co-directeur de thèse : Raphaël CLERC