Conception Flexible à base de Portes de Transmission

Motivé par la flexibilité qu’offrent les DG-SETs, c’est-à-dire le contrôle de la polarité du composant par la seconde grille, nous proposons un style logique différent basé sur des DG- SETs et plus particulièrement nous nous focalisons dans ce paragraphe sur l ’ implémentation de la logique en utilisant des portes de transmission. Cela inspire, en effet, la conception de nouveaux circuits et architectures flexibles, mais aussi d’ étendre les fonctionnalités offertes par les MOSFETs conventionnels en termes de nombre de transistors, de flexibilité, de nouvelles techniques de conception et enfin l'aspect programmable rendu possible avec la seconde grille de polarisation. Les portes de transmission à base de DG-SETs agissent .comme des interrupteurs. Lorsque l'entrée de la porte de transmission est à l’ état haut, le signal peut passer à travers la porte de transmission, tandis que lorsque l'entrée de la porte est à l ’état bas, aucun courant ne circule et la porte de transmission agit comme un circuit ouvert. La porte de transmission est activée lorsque A = Gn d et B = Vd d, en remarquant que la polarité de la

SET est connectée au potentiel VDD (Fig. 64). Dans ces conditions, le signal d'entrée Vin est transmis à la sortie Vout- Cependant, pour avoir une bonne transition des valeurs des niveaux de sortie, il ne faut pas que les transistors DG-SETs soient configurés en tant que dispositifs de type-N dans le réseau pull-up (PUN pour Pull-Up Netw ork) ou en tant que dispositifs de type- P dans le réseau pull-down (Pull-Down Network). Cela donne en effet des faibles tensions de sorties pour chaque niveau logique. Pour ces raisons, nous avons implémenté des portes de transmission où les DG-SETs de type-N et de type-P sont en parallèles (Fig. 64) ce qui permet d'éviter ainsi les configurations mentionnées auparavant. En plaçant un réseau « PUN » composé de P-SET et un réseau « PDN » composé de N-SET, une transition complète des niveaux logiques peut être assurée (l'un des deux réseaux est toujours conducteur). Dans les deux cas, le dispositif permet de transmettre le signal en entier (Fig. 64). La Fig. 65 illustre l'implémentation des circuits XO R à 2 entrées (a), XN O R à 2 entrées (b), et la structure XO R / X N O R reconfigurable à 2 entrées (c) avec des combinaisons parallèles des DG-SETs dans les réseaux « PUN » et « PDN ». Cette approche de conception nécessite deux signaux appliqués aux grilles de contrôle et deux autres signaux appliqués sur les secondes grilles. I l faudra noter que la création d’ un chemin (afin que le signal se propage) dans la porte de transmission DG-SET n’est possible que lorsque les entrées A et B ont la même valeur logique.

Plus de fonctions peuvent être implémentées en utilisant la même architecture grâce aux propriétés de la fonction O U E xclusif {A! X O R B = A XO R B!, et A XO R B = A ! X O R B!). La Fig. 65-a illustre le schéma de la porte logique X O R à 2 entrées en utilisant seulement 4 transistors DG-SET. Chaque DG-SET a deux signaux complémentaires dans le « PUN » et le « PDN ». Dans chaque configuration des signaux appliqués sur la grille, il n'y a qu'un seul transistor DG-SET qui propage le signal et permet d'obtenir ainsi une bonne transition du signal de sortie. Aussi, nous pouvons implémenter la fonction XNOR avec les mêmes ressources matérielles (4 transistors), comme indiqué précédemment. Pour cela, nous avons simplement besoin de changer la configuration des DG-SETs. Ceux qui sont dans le « PUN » sont maintenant insérés dans le « PDN » et vice versa. U n aspect avantageux et encore plus intéressant de l’ implémentation de ce style de logique DG-SET - au niveau de la conception physique par exemple - , est que pour obtenir la fonction XO R inverse (XNO R) comme le

108 Exploration & Évaluation des Architectures Logiques à base de DG-SETs

montre la Fig. 65-b, il suffit simplement de faire pivoter le layout de la structure X O R de 180° par rapport aux rails de tension d’alimentation VDD et Gsd- La Fig. 65-c représente la cellule reconfigurable XO R / XNOR. Etant donné que l'implémentation est versatile, nous pouvons apporter l'aspect de la reconfiguration à la topologie générique en utilisant un troisième signal d'entrée comme signal de contrôle à la place des tensions d ’alimentation Vdd et Gnd• Ce signal et son complément permettent le contrôle de la configuration de la cellule logique. Lorsque le signal de contrôle est défini à la valeur logique « 1 », l’opération XO R est effectuée tandis que le signal de contrôle est au niveau logique « 0 », une configuration de X N O R est réalisée comme illustré sur la Fig. 66.

Cette approche de conception rend les portes de transmission à base de DG-SET plus attrayante pour les raisons suivantes : i) avec seulement 4 transistors les fonctions XO R / XN O R classiques à 2 variables d'entrée peuvent être effectuées ; ii) le nombre de transistors DG-SETs est le même pour les fonctions N A N D 2 et NOR2 contrairement aux implémentations CMOS conventionnelles ; iii) les fonctions XO R / XNOR reconfigurables peuvent être réalisées en utilisant la même architecture ; iv) une porte logique X N O R à 3 entrées peut être réalisée avec 4 transistors en utilisant un troisième signal d'entrée et son complément à la place des tensions d ’alimentation VDD et G \n ; v) l'approche de conception bénéficie de la régularité de la porte logique ce qui sim plifie le processus de conception et permet de réduire les variations liées aux dispersions technologiques car tous les transistors sont identiques et les fonctions sont réalisées à partir des signaux de commande de la structure régulière.

AL Vin = Vdd Vdd

A / l HIJoQ }-

T s _{V .}

(a) XOR 2 I Vqi, (b) XNOR 2 i e,.-.,

à

J

?

¥

Fig. 65 : Topologie des portes de transmission DG SET : (a) fonction X O R 2, (b) fonction X N O R 2, (c) fonction XO R 2 / X N O R 2 reconfigurable.

Ctrl = 1 XOR configuration • Ctrl = 0 -» XNOR configuration

7 f l«>5{5«r. ,Z I ^C ^rrr-L. 400- ... _{C tr l} ... 1 .____ A t t M 1 1 1 1 1 1t 400-4-.... n« fr.;

Fig. 66 : Simulation de la fonction reconfigurable XO R /XN O R à base de DG-SET. Simulations réalisées avec notre modèle de DG-SET à T = 3 0 0 K ,/= 125 M Hz, et Vd d - 0.4V.