Dans cette section nous comparons notre travail avec d'autres travaux sur la veri cation de systemes a le. Dans [QJ96, BQ96, Que97] un semi-algorithme de model-checking pour les CFSM est propose. Ce semi-algorithme essaie d'abord de construire une representation nie du graphe d'etats in ni genere par le systeme. Cette representation est donnee par une grammaire de graphe. Ensuite, des proprietes exprimees par la logique temporelle CTL peuvent ^etre veri es sur cette representation. Cette approche est di erent de la notre, parce qu'elle est basee sur la representation nie du graphe in ni d'etats du systemes, tandis que la notre est basee sur la representation ni d'ensembles d'etats in nis. D'autres auteurs [AJ96, CFI96] analysent des CFSM's qui utilisent des les d'un fonctionnement incertain (perte de messages, duplication de messages etc.). Dans [CF97] une classe restreintes de CFSM's est introduite pour qui l'espace d'etats atteignables est regulier et constructible. Si le CFSM a deux les la restriction est que dans chaque con guration atteignable au moins une des les doit ^etre vide. Les CFSM's que nous considerons n'ont pas ces restrictions.
Dans [BGWW97] le pouvoir des QDD's de [BG96] est analyse en detail. Des conditions necessaires et susantes sur la forme d'un circuit dans le graphe de contr^ole sont donnees, pour que l'image parpost
d'un ensemble regulier reste un ensemble regulier. Un algorithme pour calculer l'image parpost
pour ces circuits est donne. Cela permet de considerer plus de circuits que dans [BG96]. Cette classe de circuit reste neanmoins assez restreinte. Notre approche permet de considerer tout circuit.
Finalement, Peng et Puroshotham [PP91] proposent des algorithmes (qui terminent toujours) qui calculent des approximations superieures de l'ensemble de con gurations atteignables.
Chapitre 6 : Conclusion 137
Chapitre 6
Conclusion
Bilan
Nous avons etudie dans cette these le probleme de la veri cation de systemes in nis. Nous avons considere la methode du model-checking. Nous avons dans une premiere partie obtenu des resultats d'indecidabilite et de complexite pour le model-checking de systemes in nis par rapport a des logiques de speci cation propositionnelles (regulieres).
Nous avons considere ensuite le probleme de la veri cation pour des proprietes non-regulieres. En e et, les logiques temporelles propositionnelles classiques bien adaptees pour la speci cation de systemes nis ne permettent pas d'exprimer des proprietes importantes de systemes in nis. Nous avons considere des proprietes non-regulieres qui portent sur le nombre d'occurrences d'evenements. Nous avons introduit la logique temporelle CLTL qui est une combinaison de la logique temporelle lineaire propositionnelle avec l'arithmetique de Presburger. Nous avons etudie en detail la decidabilite du probleme de la veri cation de CLTL et de plusieurs de ses fragments pour plusieurs classes de systemes in nis. Nous avons obtenu des resultats de decidabilite du probleme de la veri cation de classes signi catives de systemes in nis (reseaux de Petri, automates a pile) pour des logiques qui sont plus expressives que les logiques temporelles propositionnelles classiques.
Nous nous sommes ensuite interesses aux automates communicants qui ont la puissance d'une machine de Turing. Nous avons applique l'approche de l'analyse symbolique. Nous avons introduit des structures nies de representation de con gurations, appelees CQDD, qui permettent de representer un nombre in ni de con gurations. Ces structures de re-presentation combinent les automates nis avec des contraintes arithmetiques lineaires et permettent de representer des ensembles non-reguliers de con gurations. Le resultat princi-pal est que ces structures permettent de calculer l'e et de l'execution repetee de tout circuit dans le graphe de contr^ole de l'automate communicant. Ce resultat generalise les resultats obtenus jusqu'a present. En utilisant ce resultat nous avons de ni un algorithme qui, s'il s'arr^ete, calcule l'espace de con gurations atteignables d'un automate communicant.
La logique CLTL et les CQDD sont tous les deux bases sur une combinaison d'une structure reguliere (logique temporelle propositionnelle respectivement automate ni) avec l'arithmetique de Presburger. Cette combinaison permet dans les deux cas d'etendre les
Perspectives
La theorie de la veri cation automatique de systemes in nis est encore a ses debuts. Puisque ces modeles sont utilises dans beaucoup de domaines, ils existent une multitude de di erents formalismes. Par consequent, beaucoup de problemes concernant la veri cation automatique restent ouverts.
Proprietes non-regulieres
La logique CLTL2pour qui nous avons prouve des resultats de decidabilite du probleme de la veri cation a un pouvoir expressif \regulier" maximal et etait obtenu en interdisant dans CLTL les formules qui causent l'indecidabilite du probleme de veri cation. La veri -cation de formules de la forme [~x :~]:3f(~x) est indecidable deja pour les systemes nis. Autrement dit, le probleme de satisfaisabilite relative a un systeme ni d'une formule de la forme [~x :~]:2g(~x) est indecidable. Une maniere d'obtenir un fragment plus expressif que CLTL2 serait donc d'autoriser des proprietes d'inevitabilite ou les formules de Presburger ont une forme restreinte, par exemple en interdisant des comparaison entre deux variables. Les logiques temporelles lineaires regulieres ont une caracterisation par les!-automates nis. Il serait interessant d'etudier si la logique CLTL peut ^etre caracterisee par une sous-classe des automates avec contraintes arithmetiques [Pei94] en ajoutant des conditions d'acceptation \a la Buchi".
L'analyse des automates communicants
Pour analyser les automates communicants nous avons donne une methode d'analyse en calculant l'espace de con gurations atteignables avec un semi-algorithme qui est parametre par un ensemble de circuits qui sont utilises pour l'acceleration du calcul. Une question importante est de savoir quels circuits faut-il choisir pour un certain systeme pour garantir l'arr^et. Un autre probleme est de trouver des sous-classes de systemes pour qui on peut prouver que le semi-algorithme s'arr^ete toujours. L'application pratique des resultats se heurtent a la complexite du calcul des successeurs ou predecesseurs. D'ou l'importance de savoir pour quel genre de circuits le calcul des successeurs ou de predecesseurs peut ^etre simpli e.
Annexe A
Preuve du Theoreme 5.4
A.1 Analyse de l'e et d'un circuit
Dans cette section nous analysons l'e et sur le contenu d'une le de l'execution repetee d'un circuit dans le graphe de transition d'un automate communicant Nous supposons pour cette analyse que toutes les autres les restent inchangees. Nous considerons le cas ou le contenu de la le est tel que le circuit peut ^etre execute en consommant des messages au-dela du contenu de depart, c'est-a-dire l'ajout de messages a la n de le permet de continuer l'execution du circuit apres avoir consommer tous les messages qui y etaient initialement. Tous les autres cas sont faciles a analyser.
Soit i une le.
De nition A.1
:Pour chaque le dans l'automate communicant le circuit de nit un mot ini
(la composante i de in()) et un mot outi (la composante i de out()). Nous considerons deux cas:
{ La taille du contenu de la le cro^t ou reste constante apres une execution du circuit et un contenu donne.
{ La taille du contenu de la le decro^t apres une execution du circuit et un contenu donne.