Le combineur de puissance FI

Dans ce paragraphe, nous allons détailler la conception du combineur de puissance FI dont le schéma complet est présenté sur la figure 73.

Out Vcc3 Vcc3 Vcc3 Vcc3 I_dc In+ L_a R_d T₅ T₆ R_c R_c C_a C_b C_b R_mix1 R_mix2 I_dc In− Out Vcc3 Vcc3 Vcc3 Vcc3 I_dc In+ L_a R_d T₅ T₆ R_c R_c C_a C_b C_b R_mix1 R_mix2 I_dc In−

Figure 73: Schéma électrique du combineur de puissance 180° pour la voie FI.

Il s'agit d'une paire différentielle à émetteurs communs classique intégrant une impédance de dégénérescence sur les émetteurs. Les deux entrées sont situées sur les bases des transistors

T₅ et T6 et la sortie est prise sur le collecteur du transistor T6, l'autre branche étant dynamiquement connectée à la masse. Le choix de la topologie a été dicté par des contraintes fortes tant au niveau de la valeur du TRMC que de la linéarité de la caractéristique en puissance de la structure.

3.2.1 Polarisation des transistors

Généralement, pour polariser classiquement un amplificateur différentiel, un potentiel est appliqué sur les bases des transistors afin de stabiliser le potentiel des émetteurs, tous deux connectés à la même source en courant. Par la suite, la tension Vce des transistors est fixée par la valeur de la source en courant ainsi que par les deux résistances de charge, placées entre la tension d'alimentation et les collecteurs des deux transistors.

Ici, une liaison directe a été choisie pour connecter les sorties du mélangeur avec les deux entrées du combineur de puissance 180° pour des raisons de compacité de la puce complète. Il n'y a donc pas de capacité de liaison entre les deux étages. D'un point de vue statique, les sorties du mélangeur sont alors directement chargées par les résistances Rmix1 et Rmix2. Par conséquent, les courants de polarisation du mélangeur fixent la tension aux bornes de ces deux résistances, laquelle polarise à son tour les transistors T5 et T6 du coupleur de sortie.

Le courant Idc, traversant chaque transistor, est imposé par deux miroirs de courants. L'impédance dynamique de ces derniers a été fixée afin de maximiser la réjection du mode commun. Pour cela, nous avons utilisé la topologie du miroir de courant décrite dans l'annexe 3, à partir de transistors MOS correctement dimensionnés pour fournir le courant nécessaire et

présenter une capacité dynamique voisine de la valeur optimale maximisant le TRMC, et dont il a été discuté au cours du chapitre II (cf. § 4.3.1).

3.2.2 Optimisation de la linéarité du circuit

Un amplificateur différentiel est un circuit simple et très efficace pour la réalisation d'un combineur de puissance 180° à 1 GHz [51]. Une telle topologie n'est cependant pas idéale pour effectuer de l'amplification de puissance. En effet, pour un amplificateur différentiel, seule la puissance consommée par le transistor d'une des deux voies est exploitée en sortie. Le courant identique qui circule sur l'autre voie permet à la structure de conserver sa symétrie électrique sans toutefois participer directement à l'optimisation de la linéarité du circuit.

Nous avons donc effectué une étude très précise sur ce circuit afin d'optimiser la linéarité de la caractéristique en puissance tout en conservant une consommation raisonnable.

ƒ Les contraintes

Outre les contraintes sur le TRMC, fixé à 30 dB minimum, nous avons souhaité ne pas dépasser une tension d'alimentation de 5 V avec un courant maximal d'environ 10 mA par branche. En effet, la conception d'une source en courant délivrant plus de 10 mA devient problématique d'un point de vue du dimensionnement des transistors MOS qui la constituent ainsi que pour les performances dynamiques atteintes. Les autres contraintes sont les suivantes :

- La résistance de charge R_c doit faire l'objet d'un compromis à réaliser entre le courant de collecteur dans chaque transistor, la droite de charge permettant d'obtenir la meilleure linéarité et la tension d'alimentation qui ne doit pas dépasser 5 V.

- L'impédance d'entrée doit être suffisamment élevée pour ne pas constituer une charge dynamique supplémentaire venant se rajouter en parallèle avec Rmix, ce qui aurait pour conséquence une forte dégradation du gain de conversion au niveau du mélangeur. - L'inductance La du réseau d'adaptation en sortie LaC_a doit posséder une valeur inférieure

à 10 nH de façon à présenter un encombrement ainsi que des performances acceptables, aussi bien en terme de facteur de qualité que de fréquence de résonance, pour la fréquence de 1 GHz considérée. Ce réseau permet d'optimiser simultanément la linéarité et l'adaptation en puissance en sortie du combineur. Son optimisation fait l'objet du paragraphe suivant.

ƒ Méthodologie d'optimisation de la linéarité

Pour obtenir une puissance de sortie maximale, le transistor étant polarisé en classe A, il est utile d'étudier le cycle de charge représentatif de la circulation du point de fonctionnement du transistor sur ses caractéristiques de sortie. Ce cycle ne doit pas présenter de forme elliptique, signe de la présence d'une partie réactive pour la charge connectée au niveau de la source de courant commandée du transistor, et qui emmagasinera de la puissance que l'on ne retrouvera donc pas au niveau de la charge du circuit. Le cycle de charge doit si possible s'apparenter à une droite, comme suggéré sur la figure 74. La pente de cette droite de charge doit permettre des excursions maximales du courant et de la tension. Le point de polarisation du transistor est alors choisi au milieu de cette droite de charge optimale, délimitée par le courant maximal d'un côté, et par la tension à ne pas dépasser de l'autre (cf. figure 74).

0 10 20 30 0 0,5 1 1,5 2 2,5 Vce (V) Ic ( m A ) Limite en tension Limite en courant 0 10 20 30 0 0,5 1 1,5 2 2,5 Vce (V) Ic ( m A ) Limite en tension Limite en courant

Figure 74: Méthodologie d'optimisation de la linéarité du combineur de puissance.

En utilisant cette méthode, le point de compression en sortie du circuit est maximisé et les paramètres Idc, R_c, R_d, L_a et Ca du circuit sont déterminés. Dans ces conditions, on doit observer une distorsion du signal de sortie portant simultanément sur un écrêtage de la tension et du courant, lorsque le niveau de puissance injectée à l'entrée du circuit correspond au point de compression souhaité en sortie. Le résultat de cette optimisation est illustré sur la figure 75. Ce cycle optimal est obtenu pour une résistance Rc = 230 Ω. La cellule LaCa augmente l'impédance de la charge 50 Ω de sortie vers approximativement 100 Ω pour satisfaire au critère d'adaptation d'impédance et compense la partie réactive de l'impédance de sortie du transistor. De ce fait, l'adaptation simultanée de la sortie du circuit en puissance et en impédance est assurée ( |Γout| = -12,3 dB à 1 GHz).

0 10 20 30 0 0,5 1 1,5 2 2,5 Vce (V) Ic ( m A)

Figure 75: Cycle de charge et point de polarisation du transistor T6

après optimisation de la linéarité.

La géométrie du transistor est réajustée une fois le courant de polarisation choisi de manière à ce que la densité de courant dans le transistor corresponde au maximum de sa fréquence de transition.

3.2.3 Caractéristiques électriques du combineur de puissance

L'entrée du circuit n'est pas adaptée en impédance sur 50 Ω, en raison de sa fonction d'étage tampon, qui nécessite une très forte impédance d'entrée devant l'impédance de sortie de la source. Nous justifierons ce choix au cours du paragraphe 3.3.4. Les performances simulées du circuit sont représentées sur le tableau 5. Ces résultats ont été obtenus en chargeant l'entrée du circuit par les impédances de sortie des deux voies du mélangeur. Le coefficient de réflexion en sortie ainsi que le TRMC du circuit sont représentés sur la figure 76 en fonction de la fréquence. |Γout| -12,3 dB TRMC 42,0 dB Gain différentiel 9,7 dB Isolation -39 dB OP1dB +4,4 dBm OIP3dB +17,3 dBm Consommation 115 mW

-20 -15 -10 -5 0 0 1 2 3 4 Fréquence (GHz) |S ou t | ( d B ) 20