5. ANNEXES :
5.4. Arbre de défaillance
La méthode utilisée est composée de trois étapes : l’analyse fonctionnelle, la FFMEA (Functional
Failure Mode & Effects Analysis) et l’arbre de défaillance. Une étape est nécessaire pour la réalisation
de la suivante.
Premièrement, la définition des frontières du système étudié est indispensable. Le système étudié est un entrainement avec un onduleur et deux machines électriques. Les frontières du système sont les sources de tension (Bus-DC) qui alimentent le système (2 pour la RIMM et 1 pour les HIMM et Pont-H) au niveau électrique les 2 MSAP à 6 phases. D’autres éléments composent le système :
• Des bras d’onduleur (12 pour les HIMM et RIMM et 24 pour la Pont-H) ;
• Un calculateur ;
• Des capteurs de courant (6 pour les HIMM et RIMM et 12 pour la Pont-H);
• 2 capteurs de position ;
L’arbre de défaillance est généré en utilisant les deux étapes précédentes, qui ont déjà été présentées dans la section 2.4.1. L’enchainement des pertes de fonctions respecte la hiérarchie de l’analyse fonctionnelle. Le taux de défaillance des modes de défaut de base sont ceux mentionnés dans la FFMEA. Pour toutes les autres pertes de fonctionnalité, le calcul est fait en sommant ou en multipliant les modes défauts qui génèrent une perte de la fonctionnalité.
La formation de l’arbre de défaillance pour cette étude est assez complexe à cause de la tolérance aux pannes. Pour la topologie RIMM, il faut perdre le contrôle de deux phases pour que le système s’arrête. Puisque le système à 6 phases, on peut les grouper en 30 combinaisons de deux phases dont le contrôle a été perdu, l’ordre dont les phases tombent en panne est pris en compte. Donc, le taux de défaillance de la perte de deux phases du système quelconque est la somme du taux de défaillance de 30 combinaisons possibles (Figure 177).
Figure 177 : Combinaisons de défauts pour perdre le contrôle de deux phases
La perte des deux phases précises est simplement le produit de la perte de chacune des phases. Pour les calculer il faut prendre en compte les défauts qui peuvent survenir à une phase auxquels le système est tolérant. Dans cette analyse, la topologie RIMM est la seule topologie qui est tolérante à un défaut de court-circuit de transistor. Pour cela, la partie de l’arbre concernant la perte de deux phases des topologies Pont-H et HIMM (Figure 178) est différente de celle de la topologie RIMM (Figure 179).
Annexes
Figure 178 : Arbre de défaillance pour perdre le contrôle de deux phases précises pour les topologies Pont-H et HIMM.
Figure 179 : Arbre de défaillance pour perdre le contrôle de deux phases précises pour la topologie RIMM.
Puisque cette partie de l’arbre est très étendue, il a été résumé lors de l’arbre final qui est présenté ci-dessous. En revanche, cette partie est peut-être la plus importante, parce qu’elle est la plus impactée par le changement de topologie entre Pont-H, HIMM et RIMM.
Annexes
Une correction doit être encore faite à ce niveau de l’arbre de défaillance pour montrer que le taux de défaillance de la perte du contrôle d’une phase n’est pas forcément le même en mode normal et déjà en mode dégradé. Cela doit être ajouté dans la suite.
Figure 180 : Arbre de défaillance de la topologie Pont-H
Annexes
Figure 182 : Arbre de défaillance de la topologie RIMM.
En analysant les trois arbres de défaillance, il est possible de voir que celle qui a le taux de défaillance le plus faible est la topologie RIMM (2,90 10P ¡-ℎ). Comme évoqué lors de la FFMEA, une grande partie de l’arbre de défaillance est identique aux trois topologies. Mais certains points ont un impact plus important pour expliquer la différence du taux de défaillance entre les topologies. Le fait que la topologie RIMM ait deux sources de tension et soit tolérante aux défauts de court-circuit de transistor est très favorable.
L’arbre de défaillance nous permet d’analyser le défaut le plus contraignant pour chaque topologie. Pour la topologie RIMM, la perte du calculateur représente 44% du taux de défaillance du système. Cependant, la réduction du taux de défaillance dépend de la technologie utilisée. Concernant les topologies HIMM et Pont-H, les défauts de court-circuit d’un transistor représentent 46% et 85% respectivement du taux de défaillance du système. Pour rendre cette topologie tolérante à ce type de faute, on pourrait connecter deux transistors en série ou appliquer une reconfiguration.