silicium sur isolant (SOI)

Top PDF silicium sur isolant (SOI):

Conception de transistors MOS haute tension en technologie CMOS 0,18 µm sur substrat "silicium sur isolant" (SOI) pour les nouvelles générations de circuits intégrés de puissance

Conception de transistors MOS haute tension en technologie CMOS 0,18 µm sur substrat "silicium sur isolant" (SOI) pour les nouvelles générations de circuits intégrés de puissance

Les circuits intégrés de puissance combinent dans une même puce des fonctions logiques digitales, obtenues par des circuits CMOS, associées à des interrupteurs de puissance de type transistors DMOS. La demande pour des applications de plus en plus complexes nécessite l’utilisation de lithographies plus fines pour augmenter la densité de composants CMOS. L’évolution des technologies CMOS oblige à développer des composants DMOS compatibles dans les circuits intégrés de puissance. Le travail de cette thèse se concentre sur la conception de transistors LDMOS haute tension (120 V) compatibles avec un procédé CMOS 0,18 µm sur substrat « silicium sur isolant » (SOI). Différentes architectures de transistors LDMOS à canal N et P ont été proposées et optimisées en termes de compromis « tenue en tension / résistance passante spécifique » à partir de simulations TCAD à éléments finis. Les performances de ces structures ont été comparées en termes de facteur de mérite R on ×Q g qui
En savoir plus

152 En savoir plus

Contributions aux interfaces d'entrées / sorties rapides en technologies Silicium-Sur-Isolant partiellement et totalement désertées

Contributions aux interfaces d'entrées / sorties rapides en technologies Silicium-Sur-Isolant partiellement et totalement désertées

Titre : Contributions aux Interfaces d’Entrées/Sorties rapides en technologies Silicium- Sur-Isolant partiellement et totalement désertées Résumé : Des spécificités de la technologie SOI partiellement désertée (PD-SOI), comme son gain en vitesse, et l’isolation diélectrique des transistors, sont intéressantes pour la conception d’interfaces entrées/sorties. Toutefois, l’emploi de cette technologie conduit à des phénomènes indésirables tels que l’effet d’histoire, une consommation statique accrue et l’effet d’auto-échauffement. Dans ce travail, une analyse de ces effets a été menée. L’influence de l’auto-échauffement s’est révélée négligeable. Un schéma électrique employant un mécanisme de polarisation active a été proposé afin de supprimer l’effet d’histoire et de contrôler la consommation statique tout en conservant un gain en vitesse. Le circuit de test, en 65nm PDSOI de STMicroelectronics, montre que la solution proposée permet d’améliorer la gigue du temps de propagation lors d’une transmission.
En savoir plus

165 En savoir plus

Transistors MOS sur films minces de Silicium-sur-Isolant (SOI) complètement désertés pour le noeud technologique 10nm

Transistors MOS sur films minces de Silicium-sur-Isolant (SOI) complètement désertés pour le noeud technologique 10nm

dissymétrie est accentuée par une différence d’angle solide due au profil des espaceurs. En effet, avec une ouverture plus grande les espèces réactives atteignent plus facilement le silicium qui se consomme plus vite. Figure IV.24: Schémas après la gravure des espaceurs et lors de la gravure du SOI. L’image MEB en coupe montre la différence de profils du silicium entre l’intérieur et l’extérieur des espaceurs. Afin de transférer un profil droit et symétrique dans le silicium, une couche intermédiaire appelée couche tampon est ajoutée par rapport au schéma d’intégration présenté Figure IV.23. Une couche de 15 nm de TiN PVD est donc déposée sur le silicium. Le TiN protège le silicium jusqu’à la gravure des espaceurs. Le motif défini par les espaceurs est transféré dans le Tiσ ce qui permet d’obtenir un profil droit par surgravure latérale avant d’être transféré dans le silicium. χprès le retrait de l’espaceur (étape 7), le TiN est entièrement retiré par une gravure humide (connue sous le nom de nettoyage SC1). La solution utilisée n’étant pas très sélective par rapport à l’oxyde plasma, celui-ci est remplacé par un oxyde thermique de meilleure qualité afin de protég er le silicium. τn peut remarquer également que l’utilisation d’une couche tampon permet d’utiliser une gravure humide pour le retrait du SiχRC (étape γ) sans rencontrer de problème de décollement.
En savoir plus

177 En savoir plus

Précipitation et contrainte dans le silicium implanté par hydrogène

Précipitation et contrainte dans le silicium implanté par hydrogène

1 Introduction Générale Depuis quelques décennies, les circuits intégrés à base de semi-conducteurs n’ont cessé d’envahir les objets de notre quotidien. Au départ confinées aux activités bureautiques, leurs applications se sont diversifiées et ont investi les équipements automobiles, les téléviseurs, les téléphones et bientôt de nombreux appareils avec l’essor de la domotique. Le développement de ces circuits est supporté par le marché de la microélectronique. Celui-ci est très dynamique et a généré au cours de l’année 2014 un chiffre d’affaire de plus de 300 milliards d’euros [Gartner, 2014]. La bonne santé de cette économie est basée sur une augmentation constante de la densité d’intégration des composants sur une même puce. Pour cela, un consortium international définit régulièrement une feuille de route qui comprend les recommandations que le secteur doit suivre. Pour atteindre ces objectifs et produire des circuits toujours plus perfectionnés, les entreprises de microélectronique réinvestissent une grande partie de leurs bénéfices dans la recherche et le développement. Depuis 1971, date de la commercialisation du premier microprocesseur par la compagnie Intel, les dimensions latérales d’un transistor unique ont été drastiquement réduites. Cette course à la miniaturisation est confrontée à des limites physiques et à l’apparition d’effets quantiques et de courants parasites lorsque les dimensions atteignent quelques atomes. Pour éviter ces courants parasites sans opérer de changements significatifs dans l’architecture des transistors, une solution consiste à isoler complètement la couche de silicium active du support mécanique sur lequel le transistor est gravé. Un tel substrat, souvent abrégé par son acronyme anglais SOI, est appelé « Silicium-sur-Isolant ». Au début des années 1990, plusieurs chercheurs du CEA-LETI à Grenoble mettent au point un procédé de fabrication de ces substrats basé sur l’implantation d’hydrogène [Aspar, Bruel, Zussy, & Cartier, 1996; Bruel, 1995]. Cette technique licenciée ensuite par l’entreprise SOITEC sous le nom de Smart Cut™ est de loin la plus courante pour fabriquer des substrats SOI. Elle permet de transférer un film cristallin de silicium mince, de quelques centaines de nanomètres, depuis un substrat « donneur » sur un substrat « accepteur ». La maîtrise de ce procédé repose sur le contrôle de deux étapes décisives. D’un côté, l’implantation ionique d’ions légers permet la formation d’une région endommagée dans le substrat donneur où va s’amorcer la fracture du film mince à transférer au cours d’un recuit ultérieur. D’un autre côté, le collage direct permet de faire adhérer les surfaces des deux substrats pour récupérer le film transféré sur le substrat dit « accepteur ».
En savoir plus

184 En savoir plus

Croissance de pseudo-substrats GaN semi polaire (10-11) sur silicium sur isolant (SOI)

Croissance de pseudo-substrats GaN semi polaire (10-11) sur silicium sur isolant (SOI)

Comme mentionné au chapitre III la densité de dislocations émergentes pour du GaN (10-11) sur des substrats de Si structurés, avec des facettes de taille 3µm, est au mieux autour de 3.10 8 cm -2 en moyenne 7 , voir par exemple la figure 4.4 b. Cette valeur moyenne est relativement bonne pour du GaN sur silicium. Mais la région à forte densité de dislocations à la surface, de l’ordre de quelques 10 9 cm - ², après courbure des dislocations, fait de 3 à 4 µm de largeur (à peu près la moitié de la bande GaN) pour une croissance « classique », et jusqu’à un minimum de 2 µm après un traitement SiN comme le montre les images de cathodoluminescence dans la figure 4.4 (a et b respectivement). On en déduit que l’émission est non uniforme spatialement et qu’une partie non négligeable de la surface est non-émissive, ce qui réduit d’autant la puissance optique des LEDs. Ceci rend l’utilisation de ces échantillons pour la fabrication des LEDs non favorable. En même temps, comme nous l’avons vu au chapitre précédent, il est impossible d’éviter le meltback etching sans affecter la qualité de la couche GaN (croissance sous mélange N2/H2 plutôt que sous H2 pur). D’où l’idée de trouver une méthode pouvant diminuer encore la densité totale de dislocations, tout en ayant une répartition quasi uniforme des dislocations (ce qui revient à rétrécir la zone à forte densité de dislocations) et permettant en même temps d’éliminer le phénomène de meltback etching.
En savoir plus

151 En savoir plus

Ingénierie de mode en optique intégrée sur silicium sur isolant

Ingénierie de mode en optique intégrée sur silicium sur isolant

Ce décalage est périodique et dépend de la position des nœuds et des ventres du champ au sein de la cavité, donc de l’ordre (p) de la cavité. Ensuite, le facteur de qualité de la cavité[r]

163 En savoir plus

Conception de transistors haute tension complémentaires en technologie 65nm sur substrat silicium sur isolant fin pour applications RF et conversion de puissance

Conception de transistors haute tension complémentaires en technologie 65nm sur substrat silicium sur isolant fin pour applications RF et conversion de puissance

Dans un premier temps, les différentes technologies de puissance sur silicium sont présentées, en particulier les différentes applications visées, les types de composants existants et en[r]

206 En savoir plus

Condensation des excitons dans les nanostructures de silicium

Condensation des excitons dans les nanostructures de silicium

v de gravure menée sur des oxydes enterrés de SOI par mesures ellipsométriques donne v=12Å s −1 . Le temps de gravure ne doit pas être long car il faut éviter toute surgravure qui entraînerait un décollement des lentilles de silicium. La figure 6.14 montre plusieurs clichés AFM du puits caractérisé optiquement après gravure de l’oxyde superficiel. La zone de plus grande épaisseur (indexée (a)), possède une surface extrêment plate qui correspond en fait à celle du puits de silicium qui n’est pas gravé par la solution à base de HF. Le spectre de photoluminescence est développé du côté des basses énergies. La zone un peu plus fine (indexée (b)) commence à se craqueler comme le montrent les clichés AFM et le profil de hauteur sur la colonne de gauche. Comme l’on pouvait s’y attendre, les raies de plus haute énergie prennent de l’ampleur au détriment des composantes basse énergie, en accord avec l’abaissement de l’épaisseur. Ce phénomène est encore amplifié pour les plus petites épaisseurs (cas (c)) et est accompagné de l’appari- tion des lentilles de silicium dont l’existence a été supposée plus haut. La précision sur l’emplacement géographique de la zone analysée à l’AFM par rapport à celle correspondant au spectre de PL est de l’ordre de 100 µm. Ceci ne nous permet pas de conclure de manière catégorique quant-à la forme exacte
En savoir plus

206 En savoir plus

Circuits intégrés photoniques silicium

Circuits intégrés photoniques silicium

Photoniques 93 Photoniques 93 l’usage du silicium à la photonique ont été très fortement stimulés ces dernières années par des enjeux applicatifs gigan- tesques : l’augmentation rapide du vo- lume de données numériques diffusées dans le monde, principalement vers/de- puis les centres de données gourmands en bande passante, les changements drastiques de l’utilisation d’Internet par les consommateurs équipés très lar- gement d’appareils mobiles (tablettes, smartphones), et le développement plus récent des objets connectés. Dans ce contexte, les inconvénients précités du silicium ont été largement compensés par les atouts d’intégration très dense de la photonique Si et de sa co-intégra- tion possible avec l’électronique CMOS, d’autant que des solutions originales ont été proposées et développées pour la réalisation de modulateurs silicium et de photodétecteurs Ge intégrés, ap- portant des solutions solides et matures pour répondre aux challenges du dé- part. Tous ces efforts ont été développés en tenant compte des défis récents de vitesse, de consommation électrique, de flexibilité et de fiabilité pour la réalisa- tion d’émetteurs-récepteurs optiques
En savoir plus

6 En savoir plus

Proprietes et stabilite de l’interface isolant-pentacene dans les transistors organiques a effet de champ

Proprietes et stabilite de l’interface isolant-pentacene dans les transistors organiques a effet de champ

Le chapitre 2 a permis de définir l’architecture des transistors utilisée dans ces travaux et de développer leur technologie de fabrication. Etant donné que le fluorure de calcium a été utilisé comme une couche tampon sur de l’oxyde de silicium, une configuration grille haute était exclue, une configuration grille basse a donc été choisie. Au niveau des électrodes source et drain, l’architecture contact hauts a été préférée { la configuration contacts bas car les transistors dans cette configuration présentent des résistances de contact, trois ordres de grandeur inférieures { celles de l’architecture contacts bas. Cette configuration est, de plus, plus aisée à mettre en place. En effet, le dépôt des électrodes source et drain dans la configuration contacts bas nécessite plusieurs étapes de photolithographie, alors que dans la configuration contacts hauts, une seule étape d’évaporation { travers un masque par ombrage est suffisante. Un masque par ombrage original, à base de silicium micro-usiné, a ainsi été réalisé. Ce masque permet d’atteindre des longueurs de canal de l’ordre d’une dizaine de micromètres tout en maintenant la rigidité nécessaire à son utilisation. La faisabilité de contacts sources et drain par jet de matière a également été examinée de manière préliminaire. Cette étude présente des premiers résultats très intéressants avec notamment une mobilité des porteurs de charges équivalente à celle obtenue dans des transistors avec électrodes sources et drain en or, fabriquées de manière conventionnelle, c’est-à-dire par photolithographie et évaporation. Les dispositifs imprimés présentent toutefois, des résistances de contacts assez élevées. L’utilisation du jet de matière demandait, alors, un travail de développement important et trop éloigné du sujet de cette thèse, cette voie n’a donc pas été étudiée plus en profondeur.
En savoir plus

199 En savoir plus

Défauts et diffusion dans le silicium amorphe

Défauts et diffusion dans le silicium amorphe

Cependant on peut réduire de façon considérable la densité de défauts de l’a-Si par relaxation du matériau. La relaxation consiste à chauffer le matériau par traitement thermique. Elle permet une bonne réorganisation des défauts et se manifeste principalement par une réduction de la distorsion moyenne des angles de liaison. Au cours de ce processus, S. Roorda et al [1] estime que la chaleur libérée est de (0.04eV/at.) Ils évaluent cela comme un tiers de la chaleur de cristallisation (0.12eV/at.). Quant à Mercure et al [9], ils évaluent cela à (0.3eV/at.) si l’implantation est faite à une température supérieure à 0K. Cependant pour dé-relaxer l’a-Si, il faut procéder à une réimplantation ionique. La dose nécessaire pour produire la transformation d’a-Si relaxé à a-Si dé-relaxé est d'environ un ordre de grandeur inférieure à celle requise pour amorphisation du silicium cristallin [10,11]. Il est important de souligner que les états relaxés ou dé-relaxé de l’a-Si ne représentent pas nécessairement les différentes phases de l’a-Si, mais plutôt des différences dans les densités de défauts complexes [3].
En savoir plus

71 En savoir plus

Transport du silicium par les aquaporines animales

Transport du silicium par les aquaporines animales

Chez les animaux, le silicium est un élément trace abondant et compartimenté qui assurerait d’importants rôles biologiques. Il serait vraisemblable que les concentra- tions de siliciu[r]

149 En savoir plus

Distribution de l’azote, du phosphore et du silicium dans la baie d’Annaba (Nord-Est d’Algérie): Importance du silicium dans le cycle du phytoplancton

Distribution de l’azote, du phosphore et du silicium dans la baie d’Annaba (Nord-Est d’Algérie): Importance du silicium dans le cycle du phytoplancton

Les conditions météorologiques jouent un rôle primordial dans les transferts de matières dans le sens continent-mer. Si la région Sud-ouest de la baie d'Annaba est soumise à de forts apports polluants susceptibles d'occasionner de graves problèmes d'eutrophisation, la partie Est bénéficie cependant d'apports enrichissants d'un estuaire plus au moins fertile. Sur le plan biogéochimique, le flux annuel moyen introduit à la baie d’Annaba via les deux estuaires est très important. Ce flux importe des quantités énormes de sels nutritifs et de matières organiques induisant une production primaire considérable. Le rapport Si/N traduisant le niveau d’anthropisation se trouve déséquilibré dans les eaux littorales et les eaux des estuaires particulièrement en période pluvieuse. Les approximations de flux des estuaires devraient être améliorées par un suivi sur plusieurs années et devront inclure aussi les apports de la nappe à la côte afin de mieux comprendre le cycle biogéochimique du silicium.
En savoir plus

147 En savoir plus

Développement de procédés de gravure isotrope de Silicium sélectivement au silicium Germanium pour des applications CMOS sub 10nm

Développement de procédés de gravure isotrope de Silicium sélectivement au silicium Germanium pour des applications CMOS sub 10nm

Cette étude était motivée par la nécessité d’intégrer de nouvelles architectures et de nouveaux matériaux pour les futurs nœuds technologiques (au-delà de 10 nm) CMOS, afin d’améliorer les performances des transistors. Les dimensions agressives de ce nœud technologique requièrent une précision de gravure nanométrique et nécessite le développement de procédés sélectifs (par rapport au SiGe) et ne génèrant pas de défauts sur la surface des canaux SiGe. Ainsi, dans le but de fabriquer des nanocanaux en SiGe (avec une épaisseur de 8 nm et un CD de 20 nm), nous avons investigué différents procédés de gravure isotropes par voie sèche et par voie humide du Silicium sélectivement au SiGe. En guise de conclusion, voici un résumé des résultats marquants obtenus durant ces trois années de doctorat, suivi des perspectives auxquelles conduisent ces travaux.
En savoir plus

167 En savoir plus

Étude par microscopie/spectroscopie tunnel de la transition isolant/métal induite par pulses électriques dans GaTa4Se8

Étude par microscopie/spectroscopie tunnel de la transition isolant/métal induite par pulses électriques dans GaTa4Se8

Enfin, ces matériaux présentent un intéret évident en termes d’applica- tions pour la réalisation de mémoires. De tels dispositifs nécécessitent d’éla- boration de couches minces de qualité. Des études autour de la préparation et la caractérisation de couches minces sur un des membres de la famille sont actuellement en cours à l’IMN (Thèse Emelyne Souchier). Des couches minces de qualité, bien caractérisées en terme d’homogenéité et d’épaisseur autoriseraient de reproduire une modification locale de la structure électro- nique, c’est à dire d’induire localement et de façon contrôlée la transition Isolant Métal, avec l’espoir de réaliser une circuiterie en tracant des che- mins métalliques dans une matrice isolante, dans des expériences analogues dans leurs principes à celles conduites sur les films minces et les nanostruc- tures ferroélectriques [4], que nous discuterons plus en détail par la suite. Par dela ces expériences orientées vers les applications, un autre intéret fon- damental pour l’élaboration de films minces serait le fait de disposer d’un matériau dans une géométrie contrôlée, qui permettrait, si il est par exemple déposé sur une électrode métallique, de determiner la répartition du champ électrique. Enfin, à moyen terme, ceci ouvre aussi la piste pour un contrôle des propriétes via l’association avec un substrat, via les contraintes induites par le substrat, comme l’a été la transition dans V 2 O 3 [5], ou bien par un
En savoir plus

174 En savoir plus

Integration de bobines sur silicium pour la conversion d'energie

Integration de bobines sur silicium pour la conversion d'energie

Nous avons effectué des relevés permettant d'analyser l'influence de la durée de dépôt sur l'épaisseur et l'uniformité en épaisseur des couches lors de la croissance du cuivre. Ces tests ont été réalisés sur des plaquettes de silicium qui ont au préalable été traitées c’est-à-dire que le silicium a été passivé puis une couche d’accrochage en Cr/Au (500Å/2000Å) a été déposée par évaporation. Cette couche d’accrochage a été ensuite gravée de façon à laisser apparaître un réseau de pistes conductrices pour alimenter les moules. Enfin, des moules de 50 µm d’épaisseur en résine photosensible SU-8 ont été réalisés pour former la croissance du cuivre. La première génération de masques de micro-bobine, utilisés pour la gravure du Cr/Au et la réalisation des moules en résine épaisse de ce plan d’expérience, ont fait l’objet d’une étude développée dans des travaux de thèse antérieurs. Le protocole expérimental pour chaque plaquette est le suivant : nettoyage des surfaces à déposer par un traitement au plasma-O 2 ,
En savoir plus

165 En savoir plus

Nouveaux procédés d'obtention d'oxynitrure de silicium

Nouveaux procédés d'obtention d'oxynitrure de silicium

L’archive ouverte pluridisciplinaire HAL, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d’enseignemen[r]

198 En savoir plus

Développement de procédés plasma pour l'élaboration et la caractérisation du silicium photovoltaïque : dépôt de couches minces épitaxiées de silicium par PECVD : mesure de la pureté du silicium à l'état solide ( 20°C) et liquide (1414°C) par LIBS

Développement de procédés plasma pour l'élaboration et la caractérisation du silicium photovoltaïque : dépôt de couches minces épitaxiées de silicium par PECVD : mesure de la pureté du silicium à l'état solide ( 20°C) et liquide (1414°C) par LIBS

ED390 puis ED391 depuis 01-01-2014 Equipe Procédés Plasma et Microsystèmes – IRCP Développement de procédés plasma pour l’élaboration et la caractérisation du silicium pour le photovolta[r]

211 En savoir plus

Etude des potentialités du Parylene HT comme isolant au sein des modules de puissance Haute Température

Etude des potentialités du Parylene HT comme isolant au sein des modules de puissance Haute Température

Les mesures de rigidité diélectrique ont été effectuées en appliquant un champ électrique DC linéairement croissant de rampe égale à 400 kV/cm/s, sur les films de Parylène HT contactés avec des électrodes métalliques : le substrat métallique pour le contact de masse en face arrière du film, et une électrode de 600  m de diamètre pour le contact en face avant. Selon l’épaisseur du film, l’électrode supérieure est soit un film d’Au déposé par évaporation sous vide et photolithographié, soit une électrode en acier inoxydable de forme Rogowski en contact avec la surface du Parylene HT. Afin d’éviter les contournements de champ en surface dans l’air, les mesures ont été réalisées en immergeant les structures de test dans un liquide isolant. Il a été vérifié que ce faisant, il était possible de considérer que le champ appliqué à la structure est bien uniforme, et que le champ de rupture diélectrique peut être considéré comme égal au rapport de la tension au moment du claquage sur l’épaisseur du film. La tension de claquage du film est la dernière valeur de la tension enregistrée au moment où le courant délivré par la source de tension continue atteint la valeur limite autorisée (fixée à 1 mA). Plusieurs lots de dépôts de différentes épaisseurs, sur substrats de différentes natures (substrats métalliques en A.I., substrats céramiques en Si 3 N 4 métallisés Cu/Ni/Au, et substrats
En savoir plus

6 En savoir plus

Caractérisation du risque incendie de la paille compressée comme isolant d'une structure en bois

Caractérisation du risque incendie de la paille compressée comme isolant d'une structure en bois

iii Résumé De nombreux programmes de construction écologique ont vu le jour depuis la dernière décennie vi- sant à promouvoir la construction de bâtiments plus durables. Considérant que les matériaux biosour- cés peuvent aider à réduire l’empreinte environnementale des bâtiments, il est judicieux d’en étendre leur utilisation. Un récent engouement s’est créé pour les sous-produits de culture céréalière en guise de remplacement aux fibres isolantes non renouvelables dans les structures en bois. De nombreux chercheurs ont étudié certaines isolations naturelles alternatives utilisées de nos jours. En comparai- son aux matériaux d’isolations commerciaux, ces matériaux ont un impact environnemental remar- quablement faible. Dans cette optique, l’utilisation de la paille compressée comme isolant offre un très faible impact dans l’analyse de son cycle de vie. Cependant, la sécurité incendie a toujours été une grande préoccupation pour les constructeurs utilisant des matériaux naturels combustibles. L'objectif de cette étude est de documenter le risque incendie de la paille compressée lorsqu'elle est utilisée comme matériau isolant dans des assemblages à ossature en bois. Trois densités de paille comprimée (75, 125 et 175 kg/m 3 ) ont été sélectionnées pour évaluer leurs propriétés de combustion
En savoir plus

76 En savoir plus

Show all 350 documents...