Electronique Numérique

Electronique Numérique

Pr. Aziz Amari aziz.amari@um5.ac.ma

Année universitaire 2019-2020

Filière : Sciences Electronique, Informatique et Robotique Séance 7 du Lundi 13 Avril

Licence d’Excellence -S4-

Plan du Cours

2 13/04/2020

Ch. I : Fonctions et Opérateurs Logiques Ch. II : Les Circuits Combinatoires

Ch. III : Les Circuits Séquentiels

Cours Electronique Numérique-EIR-S4-- Pr. A. AMARI

Chapitre II :

Les circuits combinatoires

I. Introduction II. Additionneurs

II.1 Demi Additionneur II.2 Additionneur complet

III. Soustracteur IV. Overflow V. Comparateur

VI. Multiplexeur (Mux) / Démultiplexeur (DMux) VII. Décodeurs / Codeurs / Transcodeur

13/04/2020 Cours Electronique Numérique- Pr. A. AMARI 3

V. Comparateurs

V.1 Définition

• Le comparateur est un circuit combinatoire qui permet de comparer deux nombres binaire A et B de n bits.

 Représentation symbolique :

• En général, le résultat de la comparaison est fourni sur 3 sorties 𝑺

, 𝑺

et 𝑺

:

– 𝑺

= 𝟏 ( 𝑨 < 𝑩) : inférieur – 𝑺

= 𝟏 ( 𝑨 = 𝑩) : égalité – 𝑺

= 𝟏 (𝑨 > 𝑩) : supérieur

A B

Comparateur

𝑺

𝑺𝒆 𝑺

5

13/04/2020 Cours Electronique Numérique- Pr. A. AMARI

V. Comparateurs

V.2 Comparateur de deux nombre de 1 bit

 Table de vérité :





S

S b a ab b a S

b a S

b a S























. .

 Comparateur élémentaire :

a b

0 0 0 1 0

1 0 1 0 0

0 1 0 0 1

1 1 0 1 0

a b

Comparateur

S

S

S

 Logigramme :

a S

b

S

S



















S S S

b a S

b a S

. .

V. Comparateurs

V.2 Comparateur de deux nombre de 1 bit

7

13/04/2020 Cours Electronique Numérique- Pr. A. AMARI

V. Comparateurs

V.3 Comparateur de deux nombre de n bit

 Comparateur avec des entrées de mise en cascade :

Soit A et B deux nombres de deux bits (n=2) : A = a

a

; B = b

b

L’idée est de comparer les bits correspondants 1 à 1 en partant de celui de poids le plus fort :

– Si a

> b

alors A > B – Si a

< b

alors A < B

– Par contre si a

= b

alors il faut tenir compte du résultat de la comparaison des bits du poids inférieur.

• Pour cela on rajoute au comparateur des entrées qui nous indiquent le résultat de la comparaison précédente.

• Ces entrées sont appelées des entrées de mise en cascade.

V. Comparateurs

V.3 Comparateur de deux nombre de n bit

 Principe et organigramme ( Comparateur avec des entrées de mise en cascade ) : Prenant l’exemple de deux nombres A et B de deux bits : A = a

a

; B = b

b

La démarche de comparaison est la suivante :

a

> b

a

> b

a

< b

a

< b

A > B A < B A = B

Non

Oui Non

Oui Non

Oui Non

Oui

9

13/04/2020 Cours Electronique Numérique- Pr. A. AMARI

- On commence par comparer les bits de poids forts et on ne passe aux bits de poids Inférieur qu’en cas d’égalité.

- La cellule de base de comparaison doit donc disposer d’entrées permettant la prise en compte du résultat de la comparaison des bits de poids inférieur.

 Cellule de base : _{𝒂 𝒃}

𝒇

𝒇

𝒇

Circuit Comb.

𝑰

𝑰

𝑰

Comparateur 𝑺

𝑺

𝑺

>

𝒂 𝒃

𝒇

𝒇

𝒇

Comp. Complet

𝑰

𝑰

𝑰

V.3 Comparateur de deux nombre de n bit

V. Comparateurs

 Comparateur avec des entrées de mise en cascade :

- I

; I

et I

: Entrées recevant le résultat de la comparaison des bits de poids Inférieur.

- D’après l’organigramme, les entrées I

; I

et I

ne sont prises en compte qu’on cas d’égalité des bits de poids supérieur (S

= 1). Dans ce cas leurs états sont directement transmis vers les sorties f

; f

et f

.

 Table de vérité :

𝒂 𝒃 S

S

S

I

I

I

f

f

f

1 0

1 0 0 X X X 1 0 0

a b

f_i f_e f_s Circuit Comb.

I

I

I

Comparateur s_< s₌ s_>

0 1

0 0 1 X X X 0 0 1

0 0

1 0 0 1 0 0

0 1 0 0 1 0 0 1 0

1 1

0 0 1 0 0 1

V.3 Comparateur de deux nombre de n bit

V. Comparateurs

11

13/04/2020 Cours Electronique Numérique- Pr. A. AMARI

- A partir de la table de vérité, on déduit les équations de sorties : f

; f

et f

.

 Table de vérité :

a b

I

I

I

f

f

f

1 0 1 0 0 X X X 1 0 0

0 1 0 0 1 X X X 0 0 1

0 0 1 0 0 1 0 0

0 1 0 0 1 0 0 1 0

1 1 0 0 1 0 0 1









 s s I f



 s

I f









 s s I f

a b

f

f

f

Comp. complet

I

I

I

V.3 Comparateur de deux nombre de n bit

V. Comparateurs

 Comparateur de deux nombres de 4 bits :

- Le comparateur 4 bits sera réalisé par la mise en cascade de 4 comparateurs de 1 bit. Le résultat de la comparaison est recueilli sur la sortie du dernier comparateur :

A = a

a

a

a

B = b

b

b

b

V.3 Comparateur de deux nombre de n bit

V. Comparateurs

a

b

Comp. Complet

0 1 0

a

b

f

f

f

a

b

a

b

Comp. Complet Comp. Complet Comp. Complet

13

13/04/2020 Cours Electronique Numérique- Pr. A. AMARI

 Comparaison de deux nombres de 4 bits :

- Cette structure est en fait existe sous forme de Circuit Intégré (CI) de référence

Réaliser un comparateur 8 bits à l’aide de circuits intégrés 74LS85.

 Exercice :

V.3 Comparateur de deux nombre de n bit

V. Comparateurs

74LS85

VI. Multiplexeur / Démultiplexeur

VI.1 Introduction

 Position du problème :

- Imaginons 4 ordinateurs qui partage la même imprimante.

- Il faudrait, entre ces ordinateurs et l’imprimante, un outil matériel qui permet d’aiguiller les informations de l’un parmi les 4 ord. vers l’imprimante.

- Le modèle correspond à cette application est le suivant :

Ord. 0 Ord. 1 Ord. 2 Ord. 3

E

MUX

E

Y E

E

A

A

Imprimant e

Système de sélection

15

13/04/2020 Cours Electronique Numérique- Pr. A. AMARI

VI. Multiplexeur / Démultiplexeur

VI.1 Introduction

 Analyse de la situation :

- A un moment donné, un seul ordinateur doit avoir l’accès à l’ imprimante.

- Il faudrait un système qui permet de sélectionner un ordinateur parmi les 4, qui aura l’accès à l’imprimante.

- A1A0

sont les entrées de sélection qui nous permettent le choix de l’entrée qui va activer la sortie (imprimante).

- E₃

,

,

et

sont les entrées de données.

- Le Système qui permet de faire cette fonction, identifié par MUX, s’appelle multiplexeur.

- Ce système permet un aiguillage des données, il s’appelle aussi aiguilleur.

Ord. 0 Ord. 1 Ord. 2 Ord. 3

E₀ MUX

E₁ Y E₂

E₃ A₁ A₀

Imprimante

Système de sélection

VI. Multiplexeur / Démultiplexeur

VI.2 Multiplexeur

- Un multiplexeur est un circuit qui a pour rôle de faire

provenant de plusieurs sources (N

- Le choix de l’entrée se fait à l’aide de

- Le multiplexeur est aussi appelé ``sélecteur de données`` (Data selector).

A_n-1… A₁ A₀

D

D

D

S

En tr ée s de donnée s

Entrées d’adressage

Sortie

- La relation entre le nombre des entrées de données et des entrées

est : N=2

Validation

17

13/04/2020 Cours Electronique Numérique- Pr. A. AMARI

 Exemple d’un Mux de 2 bits (2  1) :

V A

S

0 X 0

) . .

.( A

D

A

D

V

S  

A₀

D₀

D₁

S

V

En tr ée s de donnée s

Adresse

TdV

1 0 D₀

1 1 D₁

VI.2 Multiplexeur

VI. Multiplexeur / Démultiplexeur

1 0

S D

D

D

D

Circuit de sélection et de validation

Circuit de sortie

Circuit d'entrée 0 A

A

Circuit d'entrée 1 Circuit d'entrée 2 Circuit d'entrée 3 E

1 1

1

0 0 0

= D

1 0

0 1

0 0 0 1

0 0 1 0 0 0

0 0 0 1

= D

= D

= D

 Principe d’un Mux de 4 bits (4  1) :

= 0

VI.2 Multiplexeur

VI. Multiplexeur / Démultiplexeur

0 1 1

X X X

0

1 D₃

0 1 0

X X

0

1 X D₂

0 0 0 0

1 X X X D₀

0 0 1

X

0

1 X X D₁

19

13/04/2020 Cours Electronique Numérique- Pr. A. AMARI

 TDV d’un Mux de 4 bits (4  1 ) :

Entrées Sortie

Vad. Sélection Informations Info.

E A₁ A₀ D₀ D₁ D₂ D₃ s

1 X X X X X X 0



^.

^.(

⁾

^.

^.(

⁾

^.

^{. (}

⁾

^.

^{. (}

⁾  ^.

S  A A D  A A D  A A D  A A D E

VI.2 Multiplexeur

VI. Multiplexeur / Démultiplexeur



.

.

.

.

 . S  m D  m D  m D  m D E

 Généralisation :

VI.2 Multiplexeur

VI. Multiplexeur / Démultiplexeur

De façon générale, la sortie d’un multiplexeur à n entrées d’adresses s’exprime en fonction des entrées de données D

et des mintermes m

sur les entrées d’adresses :

𝑺 = ෍

𝒊=𝟎 𝟐

−𝟏

𝒎 _𝒊 𝑫 _𝒊

21

13/04/2020 Cours Electronique Numérique- Pr. A. AMARI

 Application 1: Générateur de fonctions

c b a c b a c b a c b a

S  . .  . .  . .  . .

V

A₂A₁ A₀ E

D

D

D

D

D

D

D

D

S

‘1’

a b c

.

1 1

1 1

. . . . . . . . . . .

.

0 0

0 0

. . . . . . . . . . .

a b c a b c a b c a b c a b c a b c a b c a b c

    

  

Toute fonction logique peut être réalisée à partir des MUX. Les entrées de sélection (commande) sont alors les variables de la fonction.

 Exemple :

‘0’

VI.2 Multiplexeur

VI. Multiplexeur / Démultiplexeur

1 . 0 . 0 . 1 . 0 . 1 . 1 . 0

.

0

m m m m m m m

m

S        

1 1 1 1

. . . . . . . . . . . .

S  a b c  a b c  a b c  a b c

 Application 2 : Conversion parallèle / série

S =

V

A₁A₀

D

D

D

D

1 1 0 1

0 0

Réalisé par un compteur

Entrée des info en

P ar all èle

Sortie des info en

Série

On place successivement les valeurs 00, 01, 10, 11 sur les adresses A

A

.

1 1 1 0

0 1 1 0 1 1 VI.2 Multiplexeur

VI. Multiplexeur / Démultiplexeur

D

D

D

D

23

13/04/2020 Cours Electronique Numérique- Pr. A. AMARI

- Il joue le rôle inverse d’un multiplexeur, il permet

dans

des

selon les valeurs des entrées de commandes (adresse).

A_n-1 … A₁ A₀

S

S

S

D

Entrées d’adressage

Entrée

V

• Un DeMux possède :

– une seule entrée -

(commandes)

- Le module sélection ou adressage joue presque le même rôle que dans le Mux. Il permet de sélectionner la sortie qui doit recevoir l'information de l'entrée.

VI. 3 Démultiplexeur

VI. Multiplexeur / Démultiplexeur

 Exemple d’un DeMux (1  4) :

V A

A

S

S

S

S

0 X X 0 0 0 0

0 1

1 0 1 0

. .

. .

. .

S

D S

A A D A V A

 V



2 3

1 0 1 0

. .

. .

. .

S

D S

A A D A V A

 V



1 0 0 0 0 0 D

1 0 1 0 0 D 0

1 1 0 0 D 0 0

1 1 1 D 0 0 0

VI.3 Démultiplexeur

VI. Multiplexeur / Démultiplexeur

D

V

S

S

S

S

A

A

25

13/04/2020 Cours Electronique Numérique- Pr. A. AMARI