1 Architektura procesora MC68000

(1)

PROGRAMOWANIE MC68K W J EZYKU ASEMBLERA

_,

c Marek Wnuk 7 grudnia 2000

1 Architektura procesora MC68000

Nasze rozwa˙zania na temat architektury mikroprocesora MC68000 rozpoczniemy od przedstawienia ogólnej bu- dowy wewnetrznej komputera. Na tym tle przyjrzymy si_, e dok ladniej strukturze wewn_, etrznej MC68000 próbuj_, ac_, dociec, dlaczego przyjeto poszczególne rozwi_, azania. Omówimy sposoby wewn_, etrznego reprezentowania danych_, w mikroprocesorze i tryby adresowania pozwalajace na dost_, ep do tych danych._,

1.1 Podstawowe sk ladniki sprz etowe mikrokomputera

_,

W typowych komputerach mo˙zna z grubsza wydzieli´c trzy elementy sk ladowe:

• jednostke centraln_, a,_,

• pamie´c,_,

• uk lady wej´scia/wyj´scia.

Przep lyw danych nastepuje pomi_, edzy ka˙zd_, a par_, a wymienionych cz_, e´sci sk ladowych komputera. Jednostka cen-_, tralna steruje praca obu pozosta lych element´_, ow.

1.1.1 Jednostka centralna

Jednostka centralna, zwana procesorem lub CPU, stanowi ”mózg” komputera. Wykonuje ona odpowiednie (zlecone jej) operacje. Zlecenie (komenda) mo˙ze mieć ró˙zna postać. We´zmy jako przyk lad dodawanie dwóch_, liczb:

Z = A + B

Mo˙zna to zapisa´c w pseudoangielskiej notacji:

ADD X to Y and SAVE the result toZ

co w uproszczonym symbolicznym zapisie mo˙zna przedstawi´c:

X + Y -> Z

co czytamy: ”dodaj liczbe_, X do liczby Y i wynik prze´slij do Z”.

Komenda ta, po przet lumaczeniu na zrozumia ly dla CPU kod binarny winna spowodowa´c nastepuj_, ace czynno´sci_, procesora:

• pobranie liczby X do CPU

• pobranie liczby Y do CPU

• dodanieX iY

• z lo˙zenie wyniku wZ

(2)

Takie komendy tworza wewn_, etrzny j_, ezyk maszyny i s_, a zwane instrukcjami maszynowymi. Sk ladaj_, a si_, e z dw´och_, cze´sci:_,

• kodu operacji (opcode) ADD,

• warto´sci danych do przetwarzania.

Ciag takich rozkaz´_, ow maszynowych nazywamy programem w jezyku maszynowym (machine language program)._, Zestaw wszystkich rozkazów maszynowych, które dany komputer mo˙ze wykonywać zwie sie list_, a rozkaz´_, ow procesora (instruction set). W zale˙zno´sci od typu procesora mo´ze sie ona zawierać od kilkunastu do paruset_, instrukcji. Procesor mo˙ze dostawać sie do danych przechowywanych w pami_, eci na wiele ró˙znych sposobów._, Sposoby te zwie sie trybami adresowania (addressing modes). Ich ilo´sć jest ró˙zna dla ró˙znych procesorów. Z_, punktu widzenia programisty istotne sa równie˙z sposoby reprezentacji danych dost_, epne w danym komputerze._, 1.1.2 Pamie´_,c

Opisane wcze´sniej instrukcje maszynowe i zwiazane z nimi dane musz_, abyć przechowywane w pami_, eci systemu_, komputerowego. W architekturze von Neumann’a komórki pamieci s_, a identyczne dla instrukcji (programu) i_, dla danych. Komórka pamieci jest czasem zwana s lowem (word), a ilo´sć bitów sk ladaj_, acych si_, e na s lowo zwie_, sie rozmiarem s lowa (wordsize). Ka˙zdej kom´_, orce pamieci jest jednoznacznie przyporz_, adkowana liczba zwana_, adresem s lowa. Adresy liczy sie zazwyczaj od 0 do pewnej górnej granicy, zale˙znej od wielko´sci pami_, eci._, 1.1.3 Wykonywanie instrukcji

Wróćmy do przyk ladu dodawania dwóch liczb. Jak wspomniano, zarówno dane, jak i instrukcje musza być_, zakodowane i umieszczone w komórkach pamieci. Rozwa˙zmy, jakie kom´_, orki sa niezb_, edne do przechowania_, programu realizujacego dodawanie oraz danych bbior_, acych w nim udzia l._,

Przede wszystkim, kod operacji (ADD) musi zajmować s lowo (co najmniej jedno). Aby móc pobrać liczby X i Y, trzeba znać miejsca, w których sa one przechowywane, czyli adresy kom´_, orek na te liczby zarezerwowanych.

Wreszcie, wynik (Z) musi zostać wpisany w okre´slone miejsce w pamieci, co wymaga kolejnego adresu. Widać_, wiec, ˙ze kompletny rozkaz maszynowy w naszym prostym przyk ladzie sk ladać si_, e musi z co najmniej czterech_, s lów:

• kod operacji,

• adres pierwszej liczby,

• adres drugiej liczby,

• adres wyniku.

Opr´cz tego w wykonaniu tego rozkazu biora udzia l trzy kom´_, orki danych przeznaczone naX,Y iZ.

Komórki zawierajace kolejne elementy rozkazu umieszczone s_, a w pami_, eci sekwencyjnie (maj_, a kolejne adresy)._, Dzieki temu wprowadzenie rejestru zwanego licznikiem rozkaz´_, ow (PC – Program Counter) pozwala uniknać_, pamietania dodatkowo w rozkazie maszynowym adresu nastepnego rozkazu do wykonania. Nawiasem mówiac,

(3)

W powy˙zszym przyk ladzie cykl wykonania rozkazy maszynowego (cykl rozkazowy) wyglada lby nast_, epuj_, aco:_, 1. pobranie kom´orki pamieci o adresie zawartym w_, PCi zwiekszenie_, PC;

2. zdekodowanie pobranej warto´sci jako kodu rozkazu (ADD);

3. wykonanie rozkazuADD:

(a) pobranie adresu pierwszej liczby z kom´orki wskazywanej przez PCi zwiekszenie_, PC;

(b) pobranie adresu drugiej liczby z kom´orki wskazywanej przez PCi zwiekszenie_, PC;

(c) pobranie adresu wyniku z kom´orki wskazywanej przezPCi zwiekszenie_, PC;

(d) pobranie warto´sci pierwszej liczby z kom´orki o adresie pierwszym;

(e) pobranie warto´sci drugiej liczby z kom´orki o adresie drugim;

(f) wykonanie dodawania;

(g) wpisanie sumy do kom´orki o adresie trzecim.

Po takim cykluPCwskazuje na nastepn_, a kom´_, orke w ci_, agu zawieraj_, acym program, która powinna zawierać kod_, nastepnego rozkazu maszynowego. Nie ma przeszkód, by cykl zosta l powt´_, orzony, oczywi´scie dla kolejnych roz- kazów programu. W przypadku konieczno´sci zmiany sekwencyjnego sposobu wykonania programu pos lugujemy sie rozkazem skoku (GOTO), którego argumentem jest adres kom´_, orki pamieci zawieraj_, acej kod maszynowy_, nastepnego rozkazu. Jego wykonanie polega po prostu na wstawieniu tego adresu do_, PC.

Opisany powy˙zej sposób pracy procesora dotyczy tzw. maszyn trójadresowych. Latwo sprawdzić, ˙ze bezpo´srednie umieszczenie trzech adresów w rozkazie wyd lu˙za kod maszynowy programu. We´zmy za przyk lad procesor o 16–

bitowym s lowie i 32–bitowym adresie. Na powy˙zszy rozkaz trzeba zu˙zy´c:

ADD adr.1 adr.2 adr.3

1 + 2 + 2 + 2 = 7

s lów. Oczywi´scie, nie wszystkie rozkazy korzystaja z trzech adresów. Aby nie marnować miejsca w pami_, eci,_, wprowadzono zmienna d lugo´sć instrukcji. Procesor w chwili dekodowania kodu operacji (punkt 2) okre´sla, ile_, adresów musi pobrać dla danego typu rozkazu (np. dlaGOTOtylko jeden).

Maszyny dwuadresowe posiadaja rejestr roboczy dla danych, zwany akumulatorem. Sum_, e dwóch liczb mo˙zna_, wtedy umie´scić w tym rejestrze, a nastepnie zapisać w pami_, eci dodatkowym rozkazem_, SAVE:

ADD adr.1 adr.2 (adr.1) + (adr.2) -> AKUMULATOR SAVE adr.3 (AKUMULATOR) -> adr.3

Prosze zwrócić uwag_, e, ˙ze_, AKUMULATORjest rejestrem, ale jest traktowany jako adres pewnej komórki (w niektórych typach mikroprocesorów akumulatory sa rzeczywi´scie w taki sposób zaimplementowane)._,

Nastepny krok to ograniczenie ilo´sci adres´ow do jednego:_,

LOAD adr.1 (adr.1) -> AKUMULATOR

ADD adr.2 (AKUMULATOR) + (adr.2) -> AKUMULATOR SAVE adr.3 (AKUMULATOR) -> adr.3

co wymaga nowego rozkazuLOAD.

Mo˙zna sprawdzić, ˙ze obie powy˙zsze implementacje sa pozornie mniej efektywne od trójadresowej (odpowiednio:_, 8 i 9 s lów). Poniewa˙z jednak najcze´sciej mamy do czynienia z ci_, agami operacji wykonywanych na wspólnych_, argumentach, proporcje te zmieniaja si_, e na korzy´sć. Prosz_, e rozwa˙zyć sumowanie_, N liczb. Sekwencyjny program w maszynie trójadresowej mia lby d lugo´sć (N−1)×7 s lów, a w maszynie jednoadresowej: 3 + ((N−1)×3) + 3.

Ju˙z dlaN= 3 kr´otszy jest program dla maszyny jednoadresowej.

Powy˙zsze przyk lady maja tylko uzmys lowić problemy doboru architektury jednostki centralnej przed prezen-_, tacja konkretnych rozwi_, aza´_, n, przyjetych w mikroprocesorach M68K firmy Motorola, które b_, edziemy omawiać_, szczegó lowo.

(4)

1.1.4 Uk lady wej´sciowo–wyj´sciowe

Uk lady wej´scia/wyj´scia komputerów sa szczególnie wa˙zne ze wzgl_, edu na konieczno´sć wspó lpracy z otoczeniem_, (w tym z cz lowiekiem). Obs luga urzadze´_, n zewnetrznych odbywa si_, e przy pomocy rozkaz´_, ow specjalnych, lub przy pomocy takich samych rozkazów, jakimi mo˙zna operować na komórkach pamieci. Wi_, a˙ze si_, e to bezpo´srednio z_, dwoma podstawowymi koncepcjami umieszczenia uk ladów we/wy.

Jedna z nich polega na wydzieleniu osobnej magistrali we/wy (isolated i/o). Procesor odwo luje sie do urz_, adze´_, n zewnetrznych przez specjalne rozkazy, które mog_, a zajmować nieco mniej miejsca i dzia lać nieco szybciej, ni˙z_, odwo lania do danych w pamieci. Zazwyczaj ilo´sć tych rozkaz´_, ow jest ograniczona (w drastycznym przypadku do dwóch: INiOUT). Dodajmy, ˙ze czesto oddzielenie magistrali we/wy polega na wydzieleniu tylko cz_, e´sci sygna l´_, ow sterujacych (w skrajnym przypadku – jedmego:_, memory/io) i wspólnym u˙zytkowaniem linii adresowych i danych przes pamieć i uk lady we/wy._,

Druga koncepcja polega na traktowaniu uk ladów we/wy tak samo jak zwyk lych komórek pamieci (memory-_, mapped i/o). Tu mo˙zna u˙zywać wszystkich instrukcji do operowania na urzadzeniach zewn_, etrznych, co z_, nawiazk_, a rekompensuje straty spowodowane wi_, eksz_, a d lugo´sci_, a kodu pojedynczego rozkazu. Warto w tym_, miejscu zwrócić uwage, ˙ze nie zawsze da sie skorzystać z wygodnych operacji przeznaczonych do dzia lania na_, komórkach pamieci. Prosz_, e rozwa˙zyć przyk lad jakiejkolwiek operacji modyfikuj_, acej s lowo typu RMW (read-_, modify-write). Zadzia la ona poprawnie tylko wtedy, gdy rejestr uk ladu we/wy zachowuje sie jak kom´_, orka pamieci, to znaczy pozwala odczytywać wpisan_, a do´_, n warto´sć. W wielu przypadkach rzeczywistych tak nie jest. Dla oszczedno´sci przestrzeni adresowej, pod tym samym adresem bywaj_, a umieszczane dwa ró˙zne rejestry_, dostepne w zale˙zno´sci od kierunku przesy lania danych. Mo˙ze to być na przyk lad rejestr steruj_, acy w czasie za-_, pisu, a rejestr stanu przy odczycie. Wykonanie na takim rejestrze operacji np. negacji spowodowa loby zupe lnie niezamierzony skutek: do rejestru sterujacego zosta lby wpisany zanegowany obraz rejestru stanu._,

1.2 Organizacja M68000

Procesor MC68000, którym bedziemy si_, e zajmować w dalszym ci_, agu, jest maszyn_, a o systemie we/wy adreso-_, wanym wspólnie z pamieci_, a. Wykorzystuje instrukcje jedno– i dwuadresowe. W tym (nominalnie szesnasto-_, bitowym) procesorze wszystkie wewnetrzne rejestry adresowe i danych s_, a trzydziestodwubitowe. Pozwoli lo to_, na rozwój rodziny a˙z do obecnego 68060 bez zmieniania garnituru rejestrów, tylko przez wprowadzanie drob- nych rozszerzeń nie wp lywajacych na zgodno´sć z pierwszym modelem. Lista rozkaz´_, ow tego procesora zawiera tylko 56 symbolicznych nazw instrukcji (mnemonics). Jej obszerno´sć zawdzieczamy g l´_, ownie du˙zej ilo´sci trybów adresowania (16), które u latwiaja implementowanie ró˙znych struktur danych i oprogramowywanie systemów_, operacyjnych. Poniewa˙z wiekszo´sć trybów adresowania mo˙ze być zastosowana do wi_, ekszo´sci instrukcji, oraz_, ze wzgledu na symetryczny zestaw rejestrów, mo˙zna mówić o_, prawieortogonalnej strukturze listy rozkazów 68000.

1.2.1 Rejestry

Procesor 68000 odró˙znia sie wyra´znie od swoich poprzedników, jak równie˙z od wspó lczesnych sobie rywali ilo´sci_, a_, uniwersalnych rejestrów i szeroka gam_, a dost_, epnych trybów adresowania, które z tych rejestrów korzystaj_, a._, Wszystkie uniwersalne rejestry, zarówno danych (Di), jak i adresowe (Aj), maja d lugo´sć 32 bitów. Podobnie_,

(5)

USP (A7) A6 A5 A4 A3 A2 A1 A0

31 16 15 0

D7 D6 D5 D4 D3 D2 D1 D0

31 16 15 8 7 0

SSP (A7’)

X N Z V C CCR T S I2 I1 I0 X N Z V C SR

Rysunek 1: Rejestry procesora MC68000

(6)

itp. Dzieki ich wykorzystaniu w ró˙znych trybach adresowania mo˙zna zaoszcz_, edzić wielokrotnego pobierania_, z pamieci pe lnego adresu (w tym przypadku 4 bajty), poprzestaj_, ac na znacznie krótszym adresie wzgl_, ednym_, wewnatrz struktury (tablicy). Daje to podwójn_, a oszcz_, edno´sć: 4 bajty kodu i czas ich pobierania z pami_, eci przy_, dekodowaniu instrukcji.

Rejestr adresowy A7 ma wyznaczona dodatkow_, a, wa˙zn_, a funkcj_, e. Pe lni rol_, e wska´znika stosu dla wywo la´_, n podprogramów i obs lugi zdarzeń specjalnych (exceptions). Przy wywo laniu podprogramu (JSR - Jump to SubRoutine) do kom´orek pamieci adresowanych przez zawarto´sć_, A7sk ladowana jest dotychczasowa zawarto´sć licznika rozkazów (PC), stanowiaca adres, spod którego nale˙za loby pobrać kod kolejnej instrukcji maszynowej po_, rozkazieJSR. Dzieki temu, przy wywo laniu rozkazu zako´_, nczenia poprogramu (RTS - ReTurn from Subroutine), stan licznika rozkazów mo˙ze być odtworzony i sekwencyjne wykonanie programu podjete na nowo._,

Przy okazji trzeba dodać, ˙ze procesor 68000 mo˙ze sie znajdować w jednym z dwóch stanów:_,

• tryb pracy u˙zytkownika (user-mode)

• tryb pracy systemowy (uprzywilejowany – supervisor-mode)

RejestrA7wystepuje w dwóch wcieleniach:_, USP – User Stack PointeriSSP – Supervisor Stack Pointer. W systemowym trybie pracy procesor mo˙ze wykonywać wszystkie rozkazy i ma dostep do wszystkich zasobów (w tym_, równie˙z do USP). W trybie pracy u˙zytkownika niektóre instrukcje (w szczególno´sci te, przy pomocy których mo˙zliwe by loby przeprowadzenie procesora w systemowy tryb pracy) staja si_, e nielegalne. Uk lad dekodowa-_, nia operacji wykrywa to i generuje zdarzenie specjalne odpowiadajace naruszeniu uprzywilejowania (privillege_, violation). Podobnie dzieje sie przy próbie dost_, epu do chronionych zasobów (jak na przyk lad_, SSP w trybie u˙zytkownika). Dzieki temu tw´_, orca oprogramowania systemowego mo˙ze latwo skonstruować zabezpieczenia przed b ledami zwyk lych u˙zytkownik´_, ow.

Rejestr stanu procesora (SR) ma równie˙z dwa wcielenia. W systemowym trybie pracy dostepny jest w ca lej (16-_, bitowej) okaza lo´sci. Zwyk ly u˙zytkownik mo˙ze operować tylko na jego mniej znaczacym bajcie zwanym rejestrem_, flagowym (CCR – Condition Code Register). Jeden z bitów niedostepnej cz_, e´sci_, SR(bit 13, zwanyS) decyduje o aktualnym trybie pracy procesora. Mo˙zna wiec porzucić tryb systemowy (przez modyfikacj_, e rejestru_, SR), lecz nie mo˙zna w ten sam sposób doń wrócić. Ogólnie mówiac, procesor wchodzi w systemowy tryb pracy_, tylkow wyniku zdarzeń specjalnych, do których nale˙za przerwania, b l_, edy wykrywane sprz_, etowo i restart procesora._, 1.2.2 Organizacja pamieci_,

Jak ju˙z wspomniano przy omawianiu licznika rozkazów, najmniejsza jednostk_, a pami_, eci jest o´smiobitowy bajt._, Faktyczny rozmiar magistrali danych w procesorze 68000 wynosi 16 bitów, wiec równocze´snie mo˙zna po niej_, przekazywać dwa bajty, wobec czego pamieć musi być dost_, epna przez 16-bitow_, a bram_, e. W czasie jednego_, dostepu do pami_, eci (cyklu magistrali danych) wystawiany jest jeden adres na magistrali adresowej. Latwo_, zauwa˙zyć, ˙ze adres A0 nie bierze udzia lu w wyborze 16-bitowego s lowa na magistrali. W zwiazku z tym dwa_, kolejne bajty w pamieci tworz_, a jedno s lowo. Motorola przyj_, e la tzw. leksykaln_, a konwencj_, e kolejno´sci bajtów_, w s lowie (im starszy bajt, tym wcze´sniej wystepuje), odwrotn_, a w stosunku do konwencji Intela, lecz równie_, rozpowszechniona na ´swiecie (prosz_, e zwrócić uwag_, e, ˙ze jest ona naturalna dla ludzi pisz_, acych liczby od lewej_, ku prawej stronie, poczawszy od najbardziej znacz_, acej cyfry). Z tej konwencji wynika, ˙ze s lowa 16-bitowe_, (dla skrócenia zapisu bedziemy je dalej nazywali po prostu s lowami – word) sa dostepne na magistrali danych

(7)

1.3 Podstawowe typy danych w M68000

Typy danych stosowane w jezykach wy˙zszego rz_, edu, jak Pascal lub C, mo˙zna podzielić na podstawowe (proste)_, i z lo˙zone. Pierwsze z nich maja bezpo´sredni_, a implementacj_, e w j_, ezyku maszynowym, drugie (jak si_, e pó´zniej_, przekonamy) czasem te˙z, choć na ogó l wymagaja specjalnych technik dla uzyskania efektywnej implementacji,_, wykorzystujacych podstawowe typy danych jako elementy sk ladowe._,

Procesory M68K maja nast_, epuj_, ace podstawowe typy danych:_,

• bit,

• cyfra dziesietna (BCD),_,

• bajt,

• s lowo (16-bitowe),

• d lugie s lowo (32-bitowe).

Ka˙zdy z powy˙zszych typ´ow danych posiada w lasne odwzorowanie w pamieci, kt´ora, jak pami_, etamy, ma organi-_, zacje bajtow_, a._,

1.3.1 Bit

Bit mo˙ze mieć jeda z dwóch warto´sci: 1 lub 0. Mo˙ze być umieszczony na dowolnej z o´smiu pozycji w bajcie_, (komórce pamieci) lub na dowolnej z 32 pozycji w rejestrze danych procesora. Adres wzgl_, edny bitu mie´sci si_, e_, wtedy (odpowiednio) w przedziale 0-7 lub 0-31.

1.3.2 Cyfra dziesietna (BCD)_,

Binarna reprezentacja cyfr dziesietnych (BCD – Binary Coded Decimal) bywa u˙zywana (raczej rzadko) przy_, niektórych zastosowaniach mikroprocesorów. Polega ona na zapisie pozycyjnym liczb przy podstawie dziesietnej_, z równoczesnym naturalnym (binarnym) kodowaniem cyfr dziesietnych. Nie jest to najefektywniejszy sposób_, kodowania liczb, poniewa˙z na 16-bitowym s lowie mo˙zna zmie´scić tylko liczby BCD o zakresie 0 – 9999, podczas gdy binarny kod pozwala zmie´scić liczby od 0 do 65535. Ka˙zda cyfra w tym kodzie zajmuje cztery bity. Mamy do dyspozycji dwa warianty liczb BCD: upakowane i nieupakowane. Pierwszy z nich mie´sci w ka˙zdym bajcie pamieci dwie cyfry dziesi_, etne, przy czym starsza z nich zajmuje starsz_, a cz_, e´sć bajtu, drugi wykorzystuje tylko_, mniej znaczac_, a po low_, e bajtu na jedn_, a cyfr_, e._,

1.3.3 Bajt

Bajt jest podstawowym elementem, z którego zbudowana jest pamieć procesorów 68000. Mo˙ze on być wykorzy-_, stany do przechowywania znaków (ASCII – American Standard Code for Information Interchange), lub ma lych liczb binarnych (w zakresie od 0 do 2⁸−1 = 255) zakodowanych naturalnie. Mo˙zna te˙z w bajcie przechowywać liczby ze znakiem. Motorola u˙zywa reprezentacji liczb ze znakiem (signed byte) w kodzie uzupe lnienia do 2 (two’s complement). Daje to zakres od−2⁷=−128 do +2⁷−1 = +127.

1.3.4 S lowo

Domy´slnym rozmiarem s lowa w procesorach 68000 sa dwa bajty (16 bit´ow). Daje to zakres liczb ca lkowitych bez_, znaku (unsigned integers) od 0 do 2¹⁶−1 = 65535, oraz ze znakiem od−2¹⁵=−32788 do +2¹⁵−1 = +32787.

Zgodnie z wcze´sniejszymi rozwa˙zaniami dotyczacymi pami_, eci, s lowa musz_, a by´c umieszczone pocz_, awszy od_, parzystych adres´ow, starszy bajt s lowa pod adresem parzystym, m lodszy pod nastepnym (nieparzystym)._, 1.3.5 D lugie s lowo

Dwa s lowa 16-bitowe tworzy´c moga d lugie s lowo (longword). Zakres liczb ca lkowitych bez znaku wynosi dla_, d lugiego s lowa od 0 do 2³²−1 = 4294963295, a ze znakiem od−2³¹=−2147481648 do +2³¹−1 = 2147481647.

Tu równie˙z obowiazuj_, a te same uwagi dotycz_, ace kolejno´sci bajtów i umieszczenia pocz_, awszy od adresów parzy-_, stych.

(8)

1.3.6 Reprezentacja instrukcji

Kod operacji mo˙ze zajmować w s lowie rozkazowym pole o sta lej ilo´sci bitów (wielko´sci). Na przyk lad 8-bitowe pole kodu operacji dawa loby 256 mo˙zliwych kodów. Poniewa˙z jednak nie ka˙zdy rozkaz wymaga takiej samej ilo´sci argumentów, a co za tym idzie - dodatkowych bitów w s lowie rozkazowym, w procesorach Motoroli rodziny M68K zastosowano zmiennej d lugo´sci pole kodu operacji. Rozpieto´sć tego pola wynosi od 2 do 16 bitów._, Kody operacji (opcodes) mo˙zna podzielić na:

• bezadresowe (implicit address opcodes)

• jednoadresowe (single-address opcodes)

• p´o ltoraadresowe (one-and-a-half-address opcodes)

• dwuadresowe (two-address opcodes)

Odpowiednio dla ka˙zdej z tych kategorii mo˙zemy poda´c reprezentant´ow:

• RTS(ReTurn from Subroutine) - powr´ot z przerwania

• JMP <ea>(JuMP) - skok do adresu

• ADD <ea>,Dn - dodanie zawarto´sci adresu do Dn

• MOVE <ea>,<ea>- przes lanie zawarto´sci jednego adresu pod drugi

Operacje bezadresowe nie u˙zywaja informacji adresowej. Rozkazy takie maj_, a kody 16-bitowe .Przyk ladowy_, rozkazRTS laduje zawartó´sć licznika rozkazów (PC) z komórki pamieci wskazywanej przez wska˙znik stosu (SP):_,

RTS ((SP)) -> PC

Operacje jednoadresowe wykorzystuja 6-bitowe pole w s lowie rozkazowym zwane deskryptorem adresu (effective_, address), które jest w ró˙zny sposób wykorzystywane do tworzenia wynikowego adresu 32-bitowego. Sposoby te, zwane trybami adresowania zostana omówione w kolejnym rozdziale. Rozkaz_, JMP <ea> laduje wynikowy adres otrzymany z<ea>do licznika rozkazów:

JMP <ea> <ea> -> PC

Przyk ladem nastepnej klasy jest_, ADD. Ta operacja u˙zywa dwóch argumentów. Jeden z nich mo˙ze być dostepny_, przez<ea>analogicznie, jak dla operacji jednoadresowych, a drugimusibyć w rejestrze danych:

ADD <ea>,Dn (<ea>) + (Dn) -> Dn ADD Dn,<ea> (Dn) + (<ea>) -> <ea>

Operacja dwuadresow_, a jest_, MOVE. Przesy la ona dane z jednej do drugiej lokacji:

MOVE <eas>,<ead> (<eas>) -> <ead>

Operacje moga specyfikowa´c rozmiar danych, na kt´orych operuj_, a. Dost_, epne (nie we wszystkich przypadkach)_, rozmiary to bajt, s lowo i d lugie s lowo.

Reasumujac, s lowo rozkazowe zawiera kod operacji, specyfikacj_, e rozmiaru danych, i od zera do dw´och deskryp-_,

(9)

1.4 Adresowanie

Podstawowym problemem przy dostepie do danych zawartych w pami_, eci jest sposób podania adresu, pod_, który chcemy sie zwrócić. Metoda bezpo´srednia, choć oczywista, ma jednak podstawow_, a wad_, e, któr_, a jest_, konieczno´sć umieszczenia w kodzie maszynowym programu pe lnych adresów. Moga one mieć d lugo´sć 32 bitów_, (jak to jest w omawianych procesorach) i przez to zajmować po cztery bajty na adres. Rejestry dostepne w_, jednostce centralnej pozwalaja z lagodzić ten problem przez tymczasowe przechowywanie najcz_, e´sciej potrzebnych_, danych. Inna metod_, a jest u˙zycie ró˙znych sposobów adresowania, dopasowanych do specyficznych potrzeb. Du˙za_, ilo´sć trybów adresowania w procesorach rodziny M68K Motoroli usprawnia prace programów, ale równocze´snie_, wymaga od programisty ich zrozumienia i opanowania technik ich stosowania.

Przedstawimy tryby adresowania od najprostszych do najbardziej z lo˙zonych, pos lugujac si_, e w miar_, e potrzeby_, odwo laniami do analogii z jezyka C (kt´orego znajomo´s´c za lo˙zyli´smy na wst_, epie)._,

Nasze rozwa˙zania dotyczace tryb´ow adresowania b_, edziemy ilustrowa´c przyk ladami. We´zmy instrukcj_, e:_, MOVE.W <skad>,<dokad>

przesy lajac_, a s lowo dwubajtowe (.W) z miejsca okre´slonego specyfikacj_, a_,skaddo miejsca okre´slonego przezdokad.

Zawarto´s´c ´zr´od la nie ulega zmianie, w miejscu przeznaczenia dwubajtowe s lowo zostaje zastapione warto´sci_, a_, taka, jak_, a ma ´zr´_, od lo, a rejestr flagowy (CCR) zostanie odpowiednio zmodyfikowany.

InstrukcjaMOVE.Wjest zakodowana nastepuj_, aco:_,

bit: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

0 0 1 1 ‘---v---’ ‘---v---’

kod rozmiar adres przeznaczenia adres zrodla operacji danych (dokad - destination) (skad - source)

Kod operacjiMOVEzajmuje tylko dwa bity (00), rozmiar danych jest te˙z dwubitowy ( 01 - bajt, 11 - slowo, 10 - d lugie s lowo). Adresy ´zród la i przeznaczenia, sa okre´slone na sze´sciobitowych polach w s lowie zawieraj_, acym kod_, maszynowy instrukcjiMOVE.W. Pole to sk lada sie z dwóch trzybitowych cz_, e´sci. Jedna z nich, zwana jest trybem_, (Mode), a druga stanowi numer rejestru (Register). Nie wszystkie tryby adresowania u˙zywaja rejestrów. Dla_, nich zarezerwowano wspólna warto´sć pola trybu (%111), przy której pole rejestru stanowi w la´sciwy wyró˙znik_, trybu adresowania. W ten sposób jednostka centralna po pobraniu pierwszego s lowa rozkazu mo˙ze ustalić jednoznacznie tryby, przy pomocy których zaadresowano argumenty operacji. Oczywi´scie, wiekszo´sć trybów_, bedzie wymaga la pobrania dalszych s l´_, ow sk ladajacych si_, e na pe lny rozkaz._,

(10)

1.4.1 Tryb bezpo´sredni rejestru danych (data register direct)

Tryb ten umo˙zliwia dostep do danych zawartych w rejestrach danych procesora. Pole trybu ma warto´s´c_, %000, a w polu rejestru podany jest numer wybranego rejestru danych. Adres efektywny odnosi sie bezpo´srednio do_, rejestru danych (nie ma dostepu do pami_, eci):_,

EA=Dn W naszym przyk ladzie:

MOVE.W D1,D2 (D1) -> D2

koduje sie:_,

3 4 0 1

___ ___ ___ ___

’ ‘ ’ ‘’ ‘’ ‘

00 11 010 000 000 001 -- -- --- --- --- ---

| | | |

| | | |__________tryb bezposredni rejestru danych \

| | | > dokad

| | |______________rejestr przeznaczenia nr 2 /

| |

| |_________________rozmiar danych - slowo (.W)

|

|____________________kod instrukcji MOVE

Jak wida´c, ta instrukcja zajmuje tylko jedno s lowo, co daje jednoczesna oszcz_, edno´s´c miejsca w pami_, eci programu_, i czasu zu˙zytego na jej wykonanie (tylko jeden dostep do pami_, eci)._,

(11)

1.4.2 Tryb bezpo´sredni rejestru adresowego (address register direct)

Tryb ten jest podobny do porzedniego (pole trybu%001), ale mo˙ze by´c stosowany tylko dla danych o d lugo´sci s lowa (.W) lub d lugiego s lowa (.L). Adres efektywny odnosi sie bezpo´srednio do rejestru adresowego (nie ma_, dostepu do pami_, eci):_,

EA=An Nasz przyk lad:

MOVE.W D1,A2 (D1) -> A2

koduje sie:_,

00 11 010 001 000 001 -- -- --- --- --- ---

| | | |

| | | |__________tryb bezposredni rejestru adresowego \

| | | > dokad

| | |______________rejestr przeznaczenia nr 2 /

| |

| |_________________rozmiar danych - slowo (.W)

|

|____________________kod instrukcji MOVE

Równie˙z w tym trybie oszczedzamy zarazem na d lugo´sci kodu, jak i na czasie jego wykonania. Obu omówionych_, trybów u˙zywa sie do operowania na cz_, esto wykorzystywanych danych, po´srednich wynikach itp._,

(12)

1.4.3 Tryb bezwzgledny d lugi (absolute long)_,

Operowanie na danych (nawet w przypadku omówionych trybów rejestrowych) wymaga kontaktu z zawarto´scia_, pamieci (choćby po to, by za ladować dane do rejestrów i przekazać wyniki). Omawiany tryb pozwala zaadre-_, sować dowolna komórk_, e pami_, eci w ca lej (4GB) przestrzeni adresowej procesora. Wymaga to podania cztero-_, bajtowego (dwa s lowa) adresu. W tym trybie nie bierze udzia lu ˙zaden rejestr, wiec specyfikacja trybu ma pole_,

%111, a pole rejestru zawiera %001. Ten (w sumie sze´sciobitowy) kod trybu adresowania powoduje, ˙ze procesor pobiera dwa s lowa nastepuj_, ace po kodzie maszynowym rozkazu i sk lada je w d lugie s lowo traktowane jako adres_, komórki pamieci, do której ma si_, e odwo lać:_,

EA= ((P C) + 2) : ((P C) + 4) Asembler (program t lumaczacy) na podstawie tekstu ´zr´_, od lowego:

DANEWEJ EQU $123456

MOVE.W DANEWEJ,D2 (DANEWEJ) -> D2

gdzie EQU jest pseudoinstrukcja (dyrektyw_, a) przypisuj_, ac_, a etykiecie_, DANEWEJ warto´s´c$123456, wytworzy kod maszynowy:

$3435 kod maszynowy MOVE.W z odpowiednimi trybami

$0012 starsze slowo dlugiego adresu bezwzglednego

$3456 mlodsze slowo dlugiego adresu bezwzglednego

Jego pobranie wymaga trzech odwo la´n do pamieci, a wykonanie - kolejnego dost_, epu w celu odczytania s lowa_, DANEWEJzawartego w kom´orce o adresie$123456. W przypadku instrukcji:

DANEWEJ EQU $123456 DANEWYJ EQU $345678

MOVE.W DANEWEJ,DANEWYJ (DANEWEJ) -> DANEWYJ

pobranie rozkazu zajmie pieć dost_, ep´_, ow, a wykonanie - szósty. Widać, ˙ze ten tryb adresowania powinien być stosowany ze szczególnym umiarem. Jego cecha jest (zgodnie z nazw_, a)_, bezwzgledna_, specyfikacja adresu. W pewnych przypadkach jest to zaleta, gdy˙z pozwala odwo lywać sie do ustalonych po lo˙ze´_, n w przestrzeni adresowej procesora (np. komórek zwiazanych z rezydentnym oprogramowaniem, portów). Z drugiej strony, nie jest to_, tryb godny polecenia w celu odwo lywania sie do roboczych danych programu, o ile chcieliby´smy uzyskać kod_, niezale˙zny od po lo˙zenia w pamieci (PIC - Position Independent Code), a tym bardziej kod wspó lu˙zywalny_, (sharable/reentrant code).

(13)

1.4.4 Tryb bezwzgledny kr´_, otki (absolute short)

Nie zawsze istnieje potrzeba stosowania 32-bitowego adresu komórki pamieci. Wydzielono podobszar przestrzeni_, adresowej, który mo˙zna adresować przy pomocy adresu 16-bitowego. Tryb bezwzgledny krótki ma pole trybu_,

%111 i pole rejestru%000. Procesor obs luguje go w ten sposób, ˙ze pobiera nastepne s lowo po kodzie rozkazu i_, traktuje je jako liczbe zapisan_, a w kodzie uzupe lnienia do 2 (U2). Aby uzyskać 32-bitowy adres, przeprowadza_, operacje rozci_, agni_, ecia znaku (sign extension), która polega na uzupe lnieniu brakuj_, acych, bardziej znacz_, acych_, bitów (w tym przypadku ca lego starszego s lowa) zgodnie z najstarszym (tu – 15) bitem s lowa rozszerzanego.

Dzieki temu uzyskuje liczb_, e ze znakiem (U2) o tej samej warto´sci, lecz wi_, ekszej d lugo´sci. W rezultacie otrzymuje_, adres, kt´ory dotyczy albo najni˙zszych, albo najwy˙zszych 32kB przestrzeni adresowej procesora:

EA= ((P C) + 2)SEX

Zwróćmy uwage, ˙ze najwy˙zsza cz_, e´sć przestrzeni adresowej jest rozumiana z dok ladno´sci_, a do ilo´sci bitów adreso-_, wych wykorzystywanych do sprzetowego dekodowania adresu pami_, eci i urz_, adze´_, n. Na przyk lad, u˙zywajac tylko_, adresów do A19 w lacznie, uzyskamy w tym trybie dost_, ep do obszarów:_,

$00000 -- $07FFF i $F8000 -- $FFFFF cho´c wewnetrzna reprezentacja adres´ow b_, edzie nadal 32-bitowa:_,

$00000000 -- $00007FFF i $FFFF8000 -- $FFFFFFFF

Asembler w czasie t lumaczenia programu preferuje tryb bezwzgledny krótki. Warunkiem jego zastosowania jest_, znajomo´sć liczbowej warto´sci adresu odpowiadajacego ewentualnej nazwie symbolicznej (etykiecie)_, w chwili tworzenia kodu rozkazu. W przypadku niespe lnienia tego warunku wybierany jest tryb bezwzgledny d lugi,_, jako zawsze realizowalny, choć czasem nieoptymalny. W wiekszo´sci asembler´_, ow istnieje mo˙zliwo´sć wymuszenia trybu d lugiego przez opatrzenie sta lej liczbowej przyrostkiem.Llub u˙zycie zer nieznaczacych._,

(14)

1.4.5 Tryb natychmiastowy (immediate)

W opisanych trybach bezwzglednych dane pobrać mo˙zna z kom´_, orki pamieci, której adres podamy w kodzie_, programu. Czesto istnieje potrzeba u˙zycia danych sta lych, które mog_, a stanowić na przyk lad granice p_, etli,_, wspó lczynniki wyra˙zeń itp. Ich umieszczenie w komórkach pamieci jest oczywi´scie mo˙zliwe, ale nieoptymalne._, Zamiast pobierać z kodu programu s lowa sk ladajace si_, e na adres kom´_, orki zawierajacej sta l_, a warto´sć i nast_, epnie_, pobierać te warto´sć z pami_, eci danych, mo˙zna j_, a pobrać bezpo´srednio z kodu programu. Oszcz_, edzamy w ten_, sposób zarówno komórke pami_, eci przeznaczon_, a na sta l_, a, jak i czas potrzebny na dost_, ep do niej._,

Tryb natychmiastowy w procesorach M68K jest symbolicznie wskazywany w tek´scie ´zr´od lowym programu przez poprzedzenie argumentu znakiem ”#”:

STALA EQU $55AA

MOVE.W #STALA,D2 STALA -> D2

Pole trybu wynosi%111, a pole rejestru%100. Rozmiar u˙zytych danych zale˙zy od specyfikacji w kodzie operacji:

• .W– s lowo 16-bitowe,EA= (P C) + 2

• .L– d lugie s lowo (32-bitowe),EA= (P C) + 2

• .B– 8-bitowy bajt,EA= (P C) + 3

Brak specyfikacji rozmiaru oznacza domy´slnie s lowo 16-bitowe. Zar´owno s lowo, jak i bajt zajmuja w kodzie_, maszynowym drugie s lowo po kodzie rozkazu, natomiast sta la o rozmiarze d lugiego s lowa - dwa kolejne s lowa (podobnie jak w przypadku d lugiego adresu).

Zwróćmy uwage, ˙ze sta le w programie nie powinny być kodowane w postaci ”magicznych liczb”. U˙zywanie ich_, w postaci symbolicznej po nadaniu warto´sci dyrektywa_,EQUpozwala uporzadkować program i procentuje przy_, konieczno´sci zmiany sta lych warto´sci przy jego modyfikowaniu.

Da˙zenie do skracania kodu maszynowego programów przejawia si_, e we wprowadzeniu krótkiej odmiany danych_, natychmiastowych (quick immediate constants). Dla instrukcji MOVE istnieje odmianaMOVEQ, która korzysta z 8-bitowego pola wygospodarowanego w s lowie zawierajacym kod rozkazu, podobne pola 3-bitowe wygospoda-_, rowano w instrukcjachADDQiSUBQbed_, acych mutacjami dodawania i odejmowania, a w la´sciwie – uogólnieniem_, operacji inkrementacji i dekrementacji rejestrów danych.

(15)

1.4.6 Tryb po´sredni rejestru adresowego (address register indirect)

Wyobra´zmy sobie, ˙ze w naszym systemie musimy czesto dostawać si_, e do portu (rejestru urz_, adzenia zewn_, etrznego),_, którego adres jest d lugi. Z dotychczas prezentowanych trybów nadawa l sie do tego celu bezwzgl_, edny d lugi. Roz-_, kaz wpisania 16-bitowych danych natychmiastowych do tego portu:

Dane EQU $55AA #define Dane 0x55aa

PortAdd EQU $FFF000 #define PortAdd 0xfff000

* Deklaracja zmiennych ORG PortAdd

Port DS.W 1 short Port @ Portadd;

* Przeslanie danych do portu

MOVE.W #Dane,Port Port = Dane;

zajmuje przy ka˙zdym dostepie do portu 4 s lowa 16-bitowe, a jego pobranie i wykonanie wymaga 5 dost_, ep´ow do_, pamieci._,

Znacznie lepszym sposobem jest ustawienie w jednym z rejestr´ow adresowych procesora wska´znika na ten port i wykorzystanie go do po´sredniego adresowania:

Dane EQU $55AA #define Dane 0x55aa

PortAdd EQU $FFF000 #define PortAdd 0xfff000

* Deklaracje zmiennych

* short *ptr; /* rejestr A0 */

* Inicjacja wskaznika

ORG ROM

MOVEA.L #PortAdd,A0 ptr = (short *)PortAdd;

* Przeslanie danych do portu

MOVE.W #Dane,(A0) *ptr = Dane;

Notacja ´zród lowa(AO)oznacza, ˙ze zawarto´sć rejestruA0jest adresem, do którego chcemy siegn_, ać:_, EA= (An)

Pole trybu wynosi%010, wska´znikiem mo˙ze by´c tylko rejestr adresowy.

Teraz wprawdzie jednorazowa inicjacja wska´znika w rejestrze A0 zajmuje 3 s lowa (3 dostepy), ale za to rozkaz_, wpisu danych natychmiastowych do portu skraca sie do 2 s l´_, ow (3 dostepy). Latwo sprawdzi´c, ˙ze op laca si_, e to_, ju˙z przy dwukrotnym dostepie do portu przy jednej inicjacji wska´znika._,

(16)

1.4.7 Tryb po´sredni rejestru adresowego z autopostinkrementacja (address register indirect with postincrement)

Rozszerzona wersja po´sredniego trybu adresowania pozwala uzyskać sekwencyjny dostep do kolejnych kom´_, orek pamieci bez wyd lu˙zania kodu maszynowego programu i czasu jego realizacji. Znana np. z j_, ezyka C operacja_, autoinkrementacji wska´znika po wykonaniu dostepu do danych zosta la zaimplementowana bezpo´srednio w jed-_, nym z trybów adresowania procesorów M68K. Dzieki temu przepisywanie zawarto´sci jednego obszaru pami_, eci_, do drugiego nie wymaga dodatkowych operacji na wska´znikach:

ORG RAM

* short *ptrA; /* rejestr A0 */

* short *ptrB; /* rejestr A1 */

TablA DS.W 100 short TablA[100];

TablB DS.W 100 short TablB[100];

* Inicjacja wskaznikow

ORG ROM

MOVEA.L #TablA,A0 ptrA = &TablA[0];

MOVEA.L #TablB,A1 ptrB = &TablB[0];

* Przepisanie elementow i przesuniecie wskaznikow MOVE.W (A0)+,(A1)+ *ptrB++ = *ptrA++;

Pole trybu tej operacji wynosi%011, jako wska´zniki moga by´c u˙zywane tylko rejestry adresowe. Po wystawieniu_, adresu na magistrale, w celu uzyskania dost_, epu do wybranej kom´_, orki pamieci, zawarto´s´c rejestru adresowego_, jest zwiekszana o rozmiar danych (SIZE) bior_, acych udzia l w operacji wyra˙zony w bajtach (”.B” – 1, ”.W” –_, 2, ”.L– 4):

EA= (An) (An) +SIZE→An

Dzieki temu wska´znik jest ustawiony na nast_, epny element tablicy, a poniewa˙z operacja ta odbywa si_, e w rejestrze_, wewnetrznym procesora, jej wykonanie nie zajmuje dodatkowego czasu._,

(17)

1.4.8 Tryb po´sredni rejestru adresowego z autopredekrementacja (address register indirect with predecrement)

W niekt´orych sytuacjach potrzebne jest przepisywanie tablic w odwrotnej kolejno´sci, na przyk lad przy cze´sciowym_, pokrywaniu sie obszaru ´zr´_, od lowego z docelowym. Wtedy mo˙zna u˙zy´c trybu przeciwstawnego do poprzednio opisanego :

* Przesuniecie wskaznikow i przepisanie elementow MOVE.W -(A0),-(A1) *--ptrB = *--ptrA;

Kod trybu wynosi %100, rejestr musi by´c adresowy. Tym razem modyfikacja (odpowiednie do typu danych zmniejszenie zawarto´sci) rejestru adresowego nastepuje_, przedwystawieniem adresu na magistrale:_,

(An)−SIZE→An EA= (An)

Wa˙znym zastosowaniem trybów po´srednich z automodyfikacja s_, a operacje na stosie. Istnieje wersja instrukcji_, MOVE, zwana MOVEM (MOVE Multiple), która pozwala przes lać na stos lub pobrać z niego dowolny podzbiór rejestrów danych i adresowych procesora przy pomocy rozkazu z lo˙zonego z dwóch s lów: kodu rozkazu i maski zestawu rejestrów.

(18)

1.4.9 Tryb po´sredni rejestru adresowego z przesunieciem (address register indirect with displa-_, cement)

Innym rozszerzeniem po´sredniego trybu rejestru adresowego jest dodanie sta lego przesuniecia (przemieszcze-_, nia) adresu wynikowego w stosunku do zawarto´sci rejestru adresowego, zwanej adresem bazowym. Przesuniecie_, to jest podawane w postaci 16-bitowego s lowa po kodzie rozkazu, traktowanego jako liczba ze znakiem. Ad- res wystawiany na magistrale budowany jest z zawarto´sci rejestru adresowego przez dodanie przesuni_, ecia po_, rozciagni_, eciu jego znaku na s lowo 32-bitowe:_,

EA= (An) + ((P C) + 2)SEX

Typowe zastosowanie tego trybu to dostep do danych wewn_, atrz struktur:_,

* Definicja struktury data_t

ORG 0

typedef struct{

Dzien DS.B 1 char Dzien;

Miesiac DS.B 1 char Miesiac;

Rok DS.W 1 short Rok;

* } data_t;

Data_L

* Data_L = sizeof(data_t);

ORG RAM

* data_t *ptr; /* w rejestrze A0 */

Data DS.B Data_L data_t Data;

* Dostep do wnetrza struktury

ORG ROM

MOVEA.L #Data,A0 ptr = &Data;

MOVE.W #1996,Rok(A0) ptr->Rok = 1996;

Pole trybu wynosi%101, rejestr – adresowy, przesuniecie – 16-bitowe._,

(19)

1.4.10 Tryb po´sredni rejestru adresowego z indeksem i przesunieciem (address register indirect_, with index and displacement)

Dostep do elementów tablic wymaga znajomo´sci dwóch parametrów: adresu pocz_, atku tablicy i kolejnego nu-_, meru (indeksu) elementu, o który nam chodzi. Oba te parametry mo˙zemy zadać w opisywanym trybie w postaci zawarto´sci dwóch rejestrów. Pierwszy z nichmusibyć rejestrem adresowym i zawiera adres bazowy, a drugi mo˙ze być dowolnym z uniwersalnych rejestrów procesora i jest zwany rejestrem indeksowym. Dodatkowa mo˙zliwo´sć u˙zycia sta lego przesuniecia wzgl_, edem rejestru bazowego (jak poprzednio) pozwala na dost_, ep do ta-_, blic zawartych w strukturach. Adres efektywny tworzony jest przez zsumowanie zawarto´sci rejestru bazowego, 8-bitowego przesuniecia wzgl_, edem bazy rozszerzonego znakowo i zawarto´sci rejestru indeksowego (rozszerzonego_, w przypadku u˙zycia jego 16-bitowej cze´sci):_,

EA= (An) + ((P C) + 3)SEX+ (Xm)SEX

Oto ilustracja u˙zycia opisywanego trybu w celu dostepu do tablicy pomiar´ow zawartej w pewnej strukturze:_,

* Definicja struktury pomiar_t

ORG 0

typedef struct{

Datas DS.B Data_L data_t Datas;

Temp DS.B 24 char Temp[24];

* } pomiar_t;

Pomiar_L

* Pomiar_L = sizeof(pomiar_t);

ORG RAM

* pomiar_t *ptr; /* w rejestrze A0 */

* int NumerPom; /* w rejestrze D1 */

* char Wynik; /* w rejestrze D0 */

Pomiar DS.B Pomiar_L pomiar_t Pomiar;

* Dostep do elementu tablicy wewnatrz struktury

ORG ROM

* Inicjacja wskaznika struktury

MOVEA.L #Pomiar,A0 ptr = &Pomiar;

* Inicjacja indeksu w tablicy

MOVE.L #0,D1 NumerPom = 0;

* odczyt pomiaru z tablicy

MOVE.B Temp(A0,D1.L),D0 Wynik = ptr->Temp[NumerPom];

Przyjrzymy sie teraz sposobowi kodowania trybu indeksowego w procesorze M68K. Pole trybu wynosi_, %110, a pole rejestru zawiera numer rejestru bazowego. W kolejnym s lowie umieszczone sa parametry dotycz_, ace rejestru_, indeksowego i 8-bitowe przesuniecie bazowe:_,

bit: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

0 0 0 1 1 0 0 0 0 0 0 0 0 1 0 0

D/A ‘---v---’ W/L ‘---v---’

typ / numer /czesc przesuniecie bazowe

rejestru indeksowego

Zwróćmy uwage, ˙ze trybu tego mo˙zna równie˙z u˙zyć do szybkiej implementacji tablic dwuwymiarowych. Jeden_, z indeksów tablicy stanowić mo˙ze rejestr bazowy, a drugi - rejestr indeksowy.

(20)

W procesorach M68K poczawszy od MC68020 wprowadzono dodatkowo skalowanie indeksu, kt´ore polega na_, wykorzystaniu bit´owb9 ib10 drugiego s lowa rozkazowego do zakodowania rozmiaru elementu tablicy:

bit: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

0 0 0 1 1 1 0 0 0 0 0 0 0 1 0 0

D/A ‘---v---’ W/L ‘-v-’ ‘---v---’

typ / numer /czesc skala przesuniecie bazowe rejestru indeksowego elem.

Kodowanie jest naturalne, rozmiar elementu okre´slony jest jako 2^SKALA. W poni˙zszym przyk ladzie zmieniono typ element´ow tablicy nalong, by zlustrowa´c u˙zycie skalowania:

ORG 0

typedef struct{

Temp DS.L 24 long Temp[24];

* } pomiar_t;

Pomiar_L

ORG RAM

* pomiar_t *ptr; /* w rejestrze A0 */

* long Wynik; /* w rejestrze D0 */

Pomiar DS.B Pomiar_L pomiar_t Pomiar;

ORG ROM

* Inicjacja wskaznika struktury

MOVEA.L #Pomiar,A0 ptr = &Pomiar;

MOVE.L #0,D1 NumerPom = 0;

MOVE.L Temp(A0,D1.L*4),D0 Wynik = ptr->Temp[NumerPom];

(21)

1.4.11 Tryb po´sredni licznika rozkaz´ow z przesunieciem (program counter indirect with displa-_, cement)

Szczególne zalety ma mo˙zliwo´sć u˙zycia licznika rozkazów jako rejestru bazowego. Taki tryb adresowania pozwala stworzyć kod maszynowy dzia lajacy niezale˙znie od po lo˙zenia w pami_, eci (PIC – Position Independent Code)._, Adres jest tworzony przez dodanie rozszerzonego znakowo przesuniecia do zawarto´sci licznika rozkaz´_, ow po pobraniu pierwszego s lowa rozkazu:

EA= (P C) + 2 + ((P C) + 2)SEX

Pozornie skomplikowane zadanie obliczania warto´sci przesuniecia jest przerzucone na asembler, który oblicza_, ró˙znice pomi_, edzy bi_, e˙z_, ac_, a warto´sci_, a swojego licznika adresowego, a warto´sci_, a przypisan_, a nazwie (etykiecie)_, okre´slajacej miejsce w pami_, eci, do którego si_, e odwo lujemy._,

ORG ROM

Napis DC.B ’Ala ma kota’

DC.B 0

*

* Dostep do pierwszego znaku napisu MOVE.B Napis(PC),D0

Zalety tego trybu adresowania sa jeszcze lepiej widoczne przy u˙zyciu instrukcji_, LEA(Load Effective Address), która obliczony dla u˙zytego w niej trybu adresowania adres wynikowy przesy la do zadanego rejestru adresowego. Dalej mo˙zna tego rejestru u˙zyć jako bazowego dla innych (w szczególno´sci automodyfikowalnych lub indeksowych) trybów:

ORG ROM

Napis DC.B ’Ala ma kota’

DC.B 0

*

* Inicjacja rejestru bazowego LEA.L Napis(PC),A0

*

* Dost/ep do kolejnych znakow napisu MOVE.B (A0)+,Port

Pole trybu –%111, pole rejestru –%010, przesuniecie – 16-bitowe._,

Zwróćmy uwage, ˙ze prawid lowe zastosowanie tego trybu pozwala uzyskać niezale˙zno´sć kodu od po lo˙zenia, jak_, równie˙z jego wspó lu˙zywalno´sć (sharable/reentrant code). Opisany tryb jest przeznaczony do odczytu, a nie do zapisu danych. Nie stanowi to jednak ˙zadnego ograniczenia. W systemach wielozadaniowych ró˙zne procesy moga korzystać z tej samej kopii kodu w ró˙znych chwilach. Nie mog_, a jednak modyfikować stanu zmiennych_, globalnych zwiazanych z tym kodem. Dla zmiennych lokalnych stosuje si_, e ró˙zne rozwi_, azania (lokalne wska´zniki_, obszaru danych statycznych dla procesu, dane dynamiczne – na stosie itp.).

(22)

1.4.12 Tryb po´sredni licznika rozkaz´ow z indeksem i przesunieciem (program counter indirect_, with index and displacement)

Analogicznie do poprzedniego, ten tryb pozwala sie odwo lywać do danych zawartych w kodzie programu. Tym_, razem moa to być tablice, jak to by lo przy trybie indeksowym z rejestrem bazowym. Pole trybu –_, %111, pole rejestru –%011. Teraz role rejestru bazowego pe lni licznik rozkaz´_, ow (jego zawarto´sć jest zmodyfikowana o 2 po pobraniu kodu rozkazu):

EA= (P C) + 2 + ((P C) + 3)SEX+ (Xm)SEX

Pozosta le informacje, dotyczace drugiego s lowa rozkazowego nie ulegaj_, a zmianie._,

Przyk ladem zastosowania tego trybu mo˙ze by´c tablica konwersji danych wpisana do kodu programu:

ORG ROM

* Deklaracja danych stalych const char

TabPierw DC.B 1,2,3,5,7,11 TabPierw[6] = {1,2,3,5,7,11}

MOVE.W #5,D1 NumerLiczby = 5;

* Odczyt liczby z tablicy

MOVE.B TabPierw(PC,D1.W),D0 Wynik = TabPierw[NumerLiczby];

W procesorach poczawszy od MC68020 wprowadzono skalowanie indeksu w tym trybie na identycznej zasadzie,_, jak w trybie indeksowym z rejestrem adresowym.

(23)

1.5 Rozszerzenia tryb´ ow adresowania w rodzinie M68K

Ju˙z przy omawianiu trybów indeksowych okaza lo sie, ˙ze procesor MC68020 wniós l istotne rozszerzenia nie tylko_, w dziedzinie spretowej, ale równie˙z do adresowania. Przedstawimy teraz cztery indeksowe tryby adresowania,_, które pojawi ly sie w tym procesorze i w rzeczywisto´sci dostarczy ly kilku trybów pochodnych._,

Wróćmy do drugiego s lowa rozkazowego w trybach indeksowych. Bitb8(dotychczas zawsze ustawiony na warto´sć

”0”) sta l sie flag_, a wyr´o˙zniaj_, ac_, a nowe tryby. W przypadku ustawienia tego bitu na ”1”, dolny bajt drugiego_, s lowa rozkazowego przestaje by´c traktowany jako 8-bitowe przesuniecie i otrzymuje now_, a rol_, e:_,

bit: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

0 0 0 1 1 1 0 1 0 0 1 0 0 0 1 0

D/A ‘---v---’ W/L ‘-v-’ BS IS ‘-v-’ ‘---v---’

typ / numer /czesc skala | | rozmiar I/IS rejestru indeksowego elem. | | przes.

| |_______ brak indeksowania

|______ brak rejestru bazowego

Jak widać, mo˙zliwe jest wy laczenie rejestru bazowego, rejestru indeksowego, wybór wielko´sci przesuni_, ecia ba-_, zowego (w tym wielko´sci zerowej, nie wymagajacej dalszych s l´_, ow rozkazowych) i wreszcie – wybór trybu indeksowania. Znaczenie poszczególnych opcji bedzie ja´sniejsze po omówieniu podstawowych odmian po´srednich_, trybów indeksowych.

1.5.1 Tryb adresowania po´sredniego przez pamie´_,c z postindeksacja (memory indirect postinde-_, xed)

Tym razem zaczniemy od algorytmu tworzenia adresu efektywnego:

EA= ((An) +bdSEX) + (Xm)SEX? SCALE+odSEX

Adres wynikowy sk lada sie tu z:_,

• zawarto´sci 32-bitowego s lowa zaadresowanego przez zawarto´s´c rejestru bazowego z przesunieciem_, base displacement: ((An) +bdSEX)

• zawarto´sci rejestru indeksowego ze skalowaniem : (Xm)? SCALE

• zewnetrznego przesuni_, ecia_, outer displacement: odSEX

Zauwa˙zmy, ˙ze ten tryb adresowania sk lada sie z dwóch omawianych wcze´sniej trybów po l_, aczonych kaskadowo._, Tryb po´sredni rejestru adresowego z przesunieciem s lu˙zy do pobrania z pami_, eci adresu bazowego dla trybu_, indeksowego. Zewnetrzne przesuni_, ecie odnosi si_, e do tego w la´snie trybu. W ten z lo˙zony sposób mo˙zna si_, e_, odwo lać w jednym adresie wynikowym do:

wybranego (Xm, SCALE) elementu tablicy bed_, acej polem (bd_, SEX) struktury wskazywanej przez wska´znik zawarty w polu (odSEX) struktury wskazywanej przez zawarto´s´c rejestru bazowego (An) .

(24)

Rozbudujmy wcze´sniejszy przyk lad:

ORG 0

typedef struct{

Temp DS.L 24 long Temp[24];

* } pomiar_t;

Pomiar_L

* Definicja struktury pacjent_t

ORG 0

typedef struct{

Nazwisko DS.B 20 char Nazwisko[20];

Imie DS.B 20 char Imie[20];

Badanie_p DS.L 1 pomiar_t *Badanie_p;

* } pacjent_t;

Pacjent_L

* Pacjent_L = sizeof(pacjent_t);

ORG RAM

* pacjent_t *ptr; /* w rejestrze A0 */

* long Wynik; /* w rejestrze D0 */

Pacjent DS.B Pacjent_L pomiar_t Pacjent;

ORG ROM

* Inicjacja wskaznika struktury zewnetrznej

MOVEA.L #Pacjent,A0 ptr = &Pacjent;

* Inicjacja indeksu w tablicy wewnetrznej

MOVE.W #12,D1 NumerPom = 12;

MOVE.L ([Badanie,A0],D1.W*4,Temp),D0

* Wynik = ptr->Badanie->Temp[NumerPom];

Jak wida´c, w pojedynczym adresie docieramy do elementu tablicy podw´ojnie zag lebionej w strukturach. Nazwa

(25)

1.5.2 Tryb adresowania po´sredniego przez pamie´_,c z preindeksacja (memory indirect preindexed)_, Odwr´ocenie kolejno´sci tryb´ow sk ladowych daje:

EA= ((An) +bdSEX+ (Xm)SEX? SCALE) +odSEX

Tak mo˙zemy sie odwo la´c do:_,

pola (odSEX) struktury wskazywanej przez wska´znik bed_, acy wybranym (Xm, SCALE) elementem_, tablicy bed_, acej polem (bd_, SEX) struktury wskazywanej przez zawarto´s´c rejestru bazowego (An). Oto ilustracja:

* Definicja struktury data_t

ORG 0

typedef struct{

Dzien DS.B 1 char Dzien;

Miesiac DS.B 1 char Miesiac;

Rok DS.W 1 short Rok;

* } data_t;

Data_L

* Data_L = sizeof(data_t);

* Definicja struktury wizyty_t

ORG 0

typedef struct{

Nazwisko DS.B 20 char Nazwisko[20];

Imie DS.B 20 char Imie[20];

DniWiz DS.L 30 data_t * DniWiz[30];

* } wizyty_t;

Wizyty_L

* Wizyty_L = sizeof(wizyty_t);

ORG RAM

* wizyty_t *ptr; /* w rejestrze A0 */

* int NumerWiz; /* w rejestrze D0 */

* char DzienW; /* w rejestrze D1 */

Wizyty DS.B Wizyty_L wizyty_t Wizyty;

ORG ROM

* Inicjacja wskaznika struktury zewnetrznej

MOVEA.L #Wizyty,A0 ptr = &Wizyty;

* Inicjacja indeksu w tablicy zewnetrznej

MOVE.W #12,D0 NumerWiz = 3;

MOVE.L ([DniWiz,A0,D0.W*4],Dzien),D0

* DzienW = ptr->DniWiz[NumerWiz]->Dzien;

W opisanym trybie adresowanie indeksowe jest wykonywane w celu znalezienia w pamieci adresu po´sredniego,_, stad nazwa ”preindeksacja”._,

W obu powy˙zszych trybach wystepuj_, a dwa sta le przesuni_, ecia: wewn_, etrzne (bazowe) i zewn_, etrzne. S_, a one_, umieszczane po drugim s lowie rozkazu w takiej w la´snie kolejno´sci. Jak wspomniano wcze´sniej, jest wiele wa- riantów trybów adresowania za po´srednictwem pamieci, które wynikaj_, a z pomini_, ecia niektórych sk ladnik´_, ow

(26)

adresu wynikowego. W odniesieniu do podanych wcze´sniej element´ow dolnego bajtu drugiego s lowa rozkazowego warianty te zawarte sa w tabelach:_,

Pole Definicja

BS wykluczenie rejestru bazowego Base register Suppress

0 = jest rejestr bazowy 1 = brak rejestru bazowego IS wykluczenie indeksu

Index Suppress 0 = jest indeksowanie 1 = brak indeksowania BD SIZE rozmiar przesuniecia bazowego_,

Base Displacement SIZE 00 = zarezerwowane 01 = zerowe przesuniecie_, 10 = 16-bitowe przesuniecie_, 11 = 32-bitowe przesuniecie_, I/IS wyb´or podtryb´ow

Index/Indirect Selection

wraz z polem IS opisane w nastepnej tablicy_,

IS I/IS Opis trybu

0 000 brak odwo lania po´sredniego

0 001 preindeksacja bez zewnetrznego przesuni_, ecia_,

0 010 preindeksacja z 16-bitowym zewnetrznym przesuni_, eciem_, 0 011 preindeksacja z 32-bitowym zewnetrznym przesuni_, eciem_, 0 100 zarezerwowane

0 101 postindeksacja bez zewnetrznego przesuni_, ecia_,

0 110 postindeksacja z 16-bitowym zewnetrznym przesuni_, eciem_, 0 111 postindeksacja z 32-bitowym zewnetrznym przesuni_, eciem_, 1 000 brak odwo lania po´sredniego

1 001 po´srednie bez zewnetrznego przesuni_, ecia_,

1 010 po´srednie z 16-bitowym zewnetrznym przesuni_, eciem_, 1 011 po´srednie z 32-bitowym zewnetrznym przesuni_, eciem_, 1 100–111 zarezerwowane

1 Architektura procesora MC68000

PROGRAMOWANIE MC68K W J EZYKU ASEMBLERA

 c Marek Wnuk 7 grudnia 2000

1 Architektura procesora MC68000

1.1 Podstawowe sk ladniki sprz etowe mikrokomputera

1.2 Organizacja M68000

1.3 Podstawowe typy danych w M68000

1.4 Adresowanie

1.5 Rozszerzenia tryb´ ow adresowania w rodzinie M68K

c Marek Wnuk 7 grudnia 2000