Switch analogiques

(1)

Switch analogiques

M.Tognolini

Institut d’Automatisation Industrielle

21 décembre 2010

M.Tognolini (HEIG-VD - iAi) Switch analogiques 21 décembre 2010 1 / 34

Première partie I

Commutation de signaux analogiques

(2)

Table des matières

1

Commutation de signaux

2

Défauts et caractéristiques

3

Exercices

4

Connexions entre SWA

5

Echantillonage, Maintien, Mémoire analogique

6

Défauts des S/H

Commutation de signaux

Application : Commutation d’un signal

Principe

IN11

S13 D12 IN216

S214 D215 IN39

S311 D310 IN48

S46 D47

12 VLVDD

13 GND 5

VSS 4 U1 ADG411/AD V1

FREQ = 10k VAMPL = 5 VOFF = 0

2 1

R1 10k

V2

5Vdc V3

5Vdc V4

TD = 70u TF = 10n PW = 100u PER = 200u V1 = 0

TR = 10n V2 = 2.4

0

Vdd Vss

Vdd

Vss 0

0

0 0

V5 5Vdc

0

1 2

C1 1p

Vlogic

(3)

Simulation avec charge R

_L

= 10(k Ω)

Time

0s 0.5ms 1.0ms 1.5ms 2.0ms 2.5ms 3.0ms 3.5ms 4.0ms

V(Vdd) V(Vss) V(V4:+) V(R1:1) V(U1:S1) -5.0V

0V 5.0V

Test avec ADG411 Charge RL = 10k et CL = 100pF

Uin

Uout

Ucmd Phenomène

d’injection de charge

Commutation sur haute impédence

5.0V

Test ADG411 Avec Charge RL = 100 Meg CL = 100pF

Uin Ucmd

(4)

Défauts et caractéristiques

Résistance à l’état passant

Mesure de la résistance de passage : Test circuit (AnalogDev.)

Variation de R

_ON

Variation de la résistance de passage R

_ON

en fonction de la tension aux bornes du switch (ADG411 Analog Devices).

Vd,Vs [V]

-4.0V -2.0V 0V 2.0V 4.0V

-5.0V 5.0V

V(U2:S1,RL:1)/(I(RL)+10n) 30

40 50 60

9210,35.551)

(4.8870,37.2 (182.000m,48.225)

(-4.0880,40.471)

(2.1880,53.895) Resistence Ron du switch ADG411

Ron

(5)

Temps de commutation

Temps de commutations : Test circuit (AnalogDev.)

Séquence de commande de plusieurs switch

Breake Before Make Switching : Test circuit (AnalogDev.)

Le retard à la commande OFF est plus court que le retard à la commande ON (on coupe avant de mettre en conduction, évite les situations où les deux switch sont ON.

(6)

Défaut de diaphonie

Isolation et diaphonie : Test circuit (AnalogDev.)

Charges Injectées

Charge Injection : Test circuit (AnalogDev.)

Le transfert de charges entre la commande et le signal est un défaut important SW-AN on l’appelle aussi Charge Injection

(7)

Exercices

Exercice 1

Charges injectées

Déterminer la variation de la tension de sortie avec C_L = 10[pF] et Q_INJ = 1[pC] pour le ADG611 et le ADG411

Exercices

Exercice 2

Amplificateur à gain variable

Déssiner le schéma d’un amplificateur à gain commandé, avec des gains programmables de : 2, 4, 8, 16. Utiliser le ADG611

(8)

Connexions entre SWA

Les couplages

Mise en application : Commutateurs et mux analogiques

Connexion entre AO et SWA 1

(9)

Connexion entre AO et SWA 2

Connexion entre AO et SWA 3

Amplificateurs à gain variable

(10)

Echantillonage, Maintien, Mémoire analogique

Echantillonage et maintien 1

Les échantillonneurs et mémoire analogiques

Echantillonage et maintien 2

Échantillonneur avec maintien en boucle fermée

(11)

Echantillonage et maintien 3

Échantillonneur avec maintien en boucle fermée avec gain

Echantillonage et maintien 4

SH qui évite les problèmes de saturation

(12)

LF398 S/H industriel

SH du commerce : LF398

LF398 2

Caractéristiques LF398

(13)

Exercice 3

Dans le but de réaliser une conversion A/D 10 bit sur un signal d’entrée ayant une dynamique de 2.5 [V] on utilise une S/H du type LF398.

1 Calculer l’erreur maximum admissible par la quantification (1/2 LSB).

2 Déterminer la valeur de la capacité de stockage C_h qui provoque une erreur de tension par injection de charge inférieure à la tension d’erreur admissible (graphique Hold Step).

3 Déterminer le temps d’acquisition T_a conséquent au choix de C_h et à la précision demandée (graphique Acquisition Time).

4 Déterminer le temps maximum de mémorisation sans que la tension mémorisé ne baisse plus que l’erreur maximum admissible par la quantification. (graphique Output Droop Rate).

5 En admettant que la conversion A/D se fasse en T_conv = 10[µs]

déterminer la fréquence d’échantillonnage maximale. Tenir compte du temps de stabilisation de la tension mémorisée (graphique Hold settling Time)

Défauts des S/H

Illustration graphique des défauts des S/H

(14)

Défauts des S/H

Timings S/H

Définitions des temps caractéristiques des S/H

Défauts des S/H

Aperture timing

Aperture Delay Time , Aperture Jitter

On appelle Aperture Delay Time le temps nécessaire au switch pour s’ouvrir complètement, l’erreur provoquée peut être compensée en agissant sur la commande. Ce qui ne peut pas être compensé est la variation (Jitter) du temps d’ouverture. Cette grandeur est souvent exprimé en [ps] RMS. L’erreur (bruit) sur la tension échantillonnée dépend de la pente (du/dt)de la tension d’entrée.

(15)

Défauts des S/H

Bruit et Jitter 1

Analyse du Bruit produit par le Jitter sur l’ouverture.

Si le signal d’entrée u_in(t)est une sinusoïde d’emplitude Up : uin(t) =Upsin(2πft)

La pente est donnée par sa dérivée :

duin(t)/dt = 2πfUpcos(2πft) =Acos(2πft) La valeur efficace de cette pente sera donnée par A·1/√

2 ARMS =2πfUp/√

2

La variation RMS de la tension de sortie du S/H que l’on peut nommer∆uoutRMS sera alors donnée par :

∆uout|RMS =A_RMS·tj = 2πfUptj/√ 2

Le rapport exprimé en [dB] entre l’amplitude RMS de uin(t)et l’erreur∆uout|^RMS se nomme rapport signal sur bruit du au jitter.

SNR = 20log10

"

Up/√ 2

∆uout|^RMS

#

= 20log10

"

Up/√ 2 2πfUptj/√

2

#

=20log10

» 1

2πftj

–

Défauts des S/H

Bruit et Jitter 2

(16)

Défauts des S/H

Aperture Delay, Jitter 1

Aperture Delay Time , Aperture Jitter

0 0.05 0.1 0.15 0.2 0.25

−0.8

−0.6

−0.4

−0.2 0 0.2 0.4 0.6 0.8

Signaux avant échantillonnage et instants d’ech.

t (µ s) uid(r),ujig(g*)

0 0.05 0.1 0.15 0.2 0.25

−0.8

−0.6

−0.4

−0.2 0 0.2 0.4 0.6 0.8

SNR (dB) =18.2086 ENOB(): 3.0348

t (µ s) uid(r.),ujig(g*)

Défauts des S/H

Aperture Delay, Jitter 2

Aperture Delay Time , Aperture Jitter

0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.2

−1

−0.8

−0.6

−0.4

−0.2 0 0.2 0.4 0.6 0.8 1

Signaux avant échantillonnage et instants d’ech.

t (µ s) uid(r),ujig(g*)

−0.8

−0.6

−0.4

−0.2 0 0.2 0.4 0.6 0.8 1

Fsin =10(MHz). Te= 4(ns). Standard dev. Jig (ps)= 1e+03 SNR (dB) =24.02 ENOB(bit): 4

uid(r.),ujig(g*)

(17)

Défauts des S/H

Aperture Delay, Jitter 3

Aperture Delay Time , Aperture Jitter

−100 −50 0 50 100

−100

−90

−80

−70

−60

−50

−40

−30

−20

−10 0

Spectre du signal original (r), spectre du signal échantillonné (g). Fsin =10(MHz). Te= 4(ns). Standard dev. Jig (ps)= 1e+03 SNR (dB) =24.02 ENOB(): 4

f (MHz)

|Uj(f)|dB(g), |Uj(f)|dB(r)

Défauts des S/H

Aperture Delay, Jitter 4

Aperture Delay Time , Aperture Jitter

2500

Histogramme du Jigue de l’instant d’échantillonnage, Standard dev. = 1e+03(ps)