• Aucun résultat trouvé

Conception des circuits intégrés

N/A
N/A
Protected

Academic year: 2021

Partager "Conception des circuits intégrés"

Copied!
16
0
0

Texte intégral

(1)

HAL Id: cel-00092965

https://cel.archives-ouvertes.fr/cel-00092965

Submitted on 12 Sep 2006

HAL is a multi-disciplinary open access

archive for the deposit and dissemination of sci-entific research documents, whether they are pub-lished or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L’archive ouverte pluridisciplinaire HAL, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d’enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

Conception des circuits intégrés

Alain Guyot

To cite this version:

(2)

Autosynchrone 1

Systèmes

Auto-Séquencés

Alain GUYOT

TIMA

DEA MICROÉLECTRONIQUE ((33) 04 76 57 46 16 : [email protected] http://tima-cmp.imag.fr/~guyot

Techniques de l'Informatique et de la Microélectronique pour l'Architecture. Unité associée au C.N.R.S. n° B0706

(3)

Autosynchrone 2

Buts et moyens

Moyens:

- Commencer une opération dès que les

données sont prêtes (data flow)

- Attendre le temps moyen de calcul

et non le temps maximum (pire cas)

Buts

Aller plus vite

Etre insensible aux variations de délai.

fonction élémentaire

transistors

masques

Exemple: pour une addition à propagation de retenue - le temps maximum est Θ (n)

(4)

Autosynchrone 3

Liaison synchrone et asynchrone

Données Émetteur Récepteur Données Émetteur Récepteur Acquittement Requête Horloge Φ commune

Liaison synchrone Liaison asynchrone

Requête = donnée prête Acquittement = donnée traitée

(5)

Autosynchrone 4

Signalisation RZ et NRZ

Donnée

Émetteur Acquittement Récepteur Requête Donnée Acquittement Requête Œ • Ž • •

L'émetteur signale la donnée est affichée

Le récepteur signale la donnée est échantillonnée L'émetteur supprime la donnée prête

Le récepteur supprime la donnée reçue Une nouvelle donnée peut être affichée

R←1 A←1 R←0 A←0 Œ • Ž • • Donnée Acquittement Requête Œ • Ž

L'émetteur signale la donnée est affichée

Le récepteur signale la donnée est échantillonnée Une nouvelle donnée peut être affichée

R←R A←A Œ

• Ž

(6)

Autosynchrone 5

La bascule de Muller

( bascule de ' Rendez-vous ' )

x

0

0

1

1

y

0

1

0

1

t

0

t

t

1

M

x

y

t

t

majorité (x,y,t)

x

y

t

statique ratioless

x

y

t

x

y

t

dynamique statique ratio

(7)

Autosynchrone 6

La bascule de Muller

à 3 entrées

M

x

y

t

z

x

y

t

z

t

x

y

z

x

0

0

0

0

1

1

1

y

0

0

1

1

0

0

1

z

0

1

0

1

0

1

0

t

0

t

t

t

t

t

t

1 1 1 1

t

(x

y

z)

t

x

y

z

(8)

Autosynchrone 7

Bloc de contrôle

Aout

Bloc de

contrôle

Rin Aout Rout Ain Aout

Rin

Aout

Rin

Rin

Aout

Rin

Rout

Ain

Rout

Ain

Rout

Ain

Rout

Ain

M

M

Rin Aout Rout Ain

(9)

Autosynchrone 8

Contrôle d'un Pipe-Line

Bloc de contrôle Bloc de contrôle Bloc de contrôle Bloc de contrôle Bloc de traitement Bloc de traitement Bloc de traitement Bloc de traitement Registre Maître-esclave M M τ Circuit combinatoire M M Circuit

Combinatoire détection fin débuter terminé Rin Aout Rout Ain Rin Aout Rout Ain

avec délai

τ

τ

> temps de calcul

de fin de calcul

avec détection

Donnée

Registre

(10)

Autosynchrone 9

Fourche

Bloc de contrôle Bloc de traitement Bloc de traitement Bloc de contrôle Bloc de traitement Bloc de contrôle Rout 1 Ain 1 Rout 2 Ain 2

M

M

Rin Aout Rout 1 Ain 1

τ

M

Rout 2 Ain 2

τ

(11)

Autosynchrone 10

Jointure

M

M

Rin 1 Aout 1 Rout Ain

τ

M

Rin 2 Aout 2 Bloc de contrôle Bloc de traitement Bloc de traitement Bloc de traitement Bloc de contrôle Bloc de contrôle Rin 1 Aout 1 Rin 2 Aout 2

(12)

Autosynchrone 11

Signalisation monophase (Sutherland)

M

M

Rin Aout Rout Ain

τ

M

Rin Aout Rout Ain

τ

Rin

M

Aout Rout Ain

τ

2

(13)

Autosynchrone 12

Contrôle d'un Pipe-Line

avec détection

de fin de calcul

terminé

M

Rin Aout Rout Ain débuter

Deux éléments adjacents n'effectuent pas de calcul simultanément

Donnée Donnée

Circuit

combinatoire détection fin

(14)

Autosynchrone 13

Cascode différentiel dynamique

DCVS Domino

F

F

V

DD

F

F

débuter entrées des 2 réseaux entrées des 2 réseaux

F

F

V

DD débuter

F

F

(15)

Autosynchrone 14

DCVSL avec détection de fin

F

F

V

DD débuter terminé

F

F

V

DD terminé

F

F

débuter

F

F

(16)

Autosynchrone 15

Mise en série de portes avec

détection de fin de calcul

F

V

DD débuter

F

F

V

DD

G

G

terminé

Références

Documents relatifs